From cd96fddf3f60ab073b5a3e224126f6c66dbf88bf Mon Sep 17 00:00:00 2001 From: Vincent Palatin Date: Wed, 26 Nov 2014 10:54:29 -0800 Subject: [PATCH] cr50: update for 12/03 hardware release Update the register definitions. Note: UART pin muxing has changed. Should be the final version for rev A1. Signed-off-by: Vincent Palatin BRANCH=none BUG=none TEST=make BOARD=cr50 load the software and see the console working. Change-Id: Id17f7e00f75a14ab296c745b100b0085aaa79011 Reviewed-on: https://chromium-review.googlesource.com/233108 Tested-by: Vincent Palatin Reviewed-by: Bill Richardson Commit-Queue: Vincent Palatin --- chip/g/gc_regdefs.h | 1577 +++++++++++++++++++++++++------------------ 1 file changed, 933 insertions(+), 644 deletions(-) diff --git a/chip/g/gc_regdefs.h b/chip/g/gc_regdefs.h index 232e2b88f2..fe8302ee21 100644 --- a/chip/g/gc_regdefs.h +++ b/chip/g/gc_regdefs.h @@ -100,7 +100,7 @@ #define GC_PINMUX_RBOX0_FW_WP_L_SEL 0x35 #define GC_PINMUX_RBOX0_KSI_SEL 0x36 #define GC_PINMUX_RBOX0_KSI_SW_SEL 0x37 -#define GC_PINMUX_RBOX0_KSO_SEL 0x38 +#define GC_PINMUX_RBOX0_KSO_INV_SEL 0x38 #define GC_PINMUX_RBOX0_KSO_SW_SEL 0x39 #define GC_PINMUX_RBOX0_PWR_BTNO_L_SEL 0x3b #define GC_PINMUX_RBOX0_PWR_BTN_L_SEL 0x3a @@ -122,30 +122,34 @@ #define GC_PINMUX_TEMP0_TST_ADC_HI_SER_SEL 0x48 #define GC_PINMUX_TEMP0_TST_ADC_LO_SER_SEL 0x49 #define GC_PINMUX_TEMP0_TST_ADC_VLD_SER_SEL 0x4a -#define GC_PINMUX_UART0_CTS_SEL 0x4b -#define GC_PINMUX_UART0_RTS_SEL 0x4c -#define GC_PINMUX_UART0_RX_SEL 0x4d -#define GC_PINMUX_UART0_TX_SEL 0x4e -#define GC_PINMUX_UART1_CTS_SEL 0x4f -#define GC_PINMUX_UART1_RTS_SEL 0x50 -#define GC_PINMUX_UART1_RX_SEL 0x51 -#define GC_PINMUX_UART1_TX_SEL 0x52 -#define GC_PINMUX_UART2_CTS_SEL 0x53 -#define GC_PINMUX_UART2_RTS_SEL 0x54 -#define GC_PINMUX_UART2_RX_SEL 0x55 -#define GC_PINMUX_UART2_TX_SEL 0x56 -#define GC_PINMUX_USB0_EXT_DM_PULLUP_EN_SEL 0x57 -#define GC_PINMUX_USB0_EXT_DP_RPU1_ENB_SEL 0x58 -#define GC_PINMUX_USB0_EXT_DP_RPU2_ENB_SEL 0x59 -#define GC_PINMUX_USB0_EXT_FS_EDGE_SEL_SEL 0x5a -#define GC_PINMUX_USB0_EXT_RX_DMI_SEL 0x5b -#define GC_PINMUX_USB0_EXT_RX_DPI_SEL 0x5c -#define GC_PINMUX_USB0_EXT_RX_RCV_SEL 0x5d -#define GC_PINMUX_USB0_EXT_SUSPENDB_SEL 0x5e -#define GC_PINMUX_USB0_EXT_TX_DMO_SEL 0x5f -#define GC_PINMUX_USB0_EXT_TX_DPO_SEL 0x60 -#define GC_PINMUX_USB0_EXT_TX_OEB_SEL 0x61 -#define GC_PINMUX_XO0_TESTCLK_SEL 0x62 +#define GC_PINMUX_TRNG0_TRNG_RO_DIV_SEL 0x4b +#define GC_PINMUX_TRNG0_TRNG_RO_REF_DIV_SEL 0x4c +#define GC_PINMUX_UART0_CTS_SEL 0x4d +#define GC_PINMUX_UART0_RTS_SEL 0x4e +#define GC_PINMUX_UART0_RX_SEL 0x4f +#define GC_PINMUX_UART0_TX_SEL 0x50 +#define GC_PINMUX_UART1_CTS_SEL 0x51 +#define GC_PINMUX_UART1_RTS_SEL 0x52 +#define GC_PINMUX_UART1_RX_SEL 0x53 +#define GC_PINMUX_UART1_TX_SEL 0x54 +#define GC_PINMUX_UART2_CTS_SEL 0x55 +#define GC_PINMUX_UART2_RTS_SEL 0x56 +#define GC_PINMUX_UART2_RX_SEL 0x57 +#define GC_PINMUX_UART2_TX_SEL 0x58 +#define GC_PINMUX_USB0_EXT_DM_PULLUP_EN_SEL 0x59 +#define GC_PINMUX_USB0_EXT_DP_RPU1_ENB_SEL 0x5a +#define GC_PINMUX_USB0_EXT_DP_RPU2_ENB_SEL 0x5b +#define GC_PINMUX_USB0_EXT_FS_EDGE_SEL_SEL 0x5c +#define GC_PINMUX_USB0_EXT_RX_DMI_SEL 0x5d +#define GC_PINMUX_USB0_EXT_RX_DPI_SEL 0x5e +#define GC_PINMUX_USB0_EXT_RX_RCV_SEL 0x5f +#define GC_PINMUX_USB0_EXT_SUSPENDB_SEL 0x60 +#define GC_PINMUX_USB0_EXT_TX_DMO_SEL 0x61 +#define GC_PINMUX_USB0_EXT_TX_DPO_SEL 0x62 +#define GC_PINMUX_USB0_EXT_TX_OEB_SEL 0x63 +#define GC_PINMUX_VIO0_SEL 0x21 +#define GC_PINMUX_VIO1_SEL 0x22 +#define GC_PINMUX_XO0_TESTCLK_SEL 0x64 #define GC_EXCEPTNUM_RESET 0x1 #define GC_EXCEPTNUM_NMI 0x2 #define GC_EXCEPTNUM_HARDFAULT 0x3 @@ -633,63 +637,63 @@ #define GC_FLASH_FSH_TIMING_PROG_SMART_ALGO_ON_OFFSET 0xf4 #define GC_FLASH_FSH_TIMING_PROG_SMART_ALGO_ON_DEFAULT 0x1 #define GC_FLASH_FSH_TIMING_PROG_TOTAL_CYC_OFFSET 0xf8 -#define GC_FLASH_FSH_TIMING_PROG_TOTAL_CYC_DEFAULT 0x34c +#define GC_FLASH_FSH_TIMING_PROG_TOTAL_CYC_DEFAULT 0x30e #define GC_FLASH_FSH_TIMING_PROG_XE_FRST_CYC_OFFSET 0xfc #define GC_FLASH_FSH_TIMING_PROG_XE_FRST_CYC_DEFAULT 0x0 #define GC_FLASH_FSH_TIMING_PROG_XE_LAST_CYC_OFFSET 0x100 -#define GC_FLASH_FSH_TIMING_PROG_XE_LAST_CYC_DEFAULT 0x245 +#define GC_FLASH_FSH_TIMING_PROG_XE_LAST_CYC_DEFAULT 0x21b #define GC_FLASH_FSH_TIMING_PROG_YE_FRST_CYC_OFFSET 0x104 -#define GC_FLASH_FSH_TIMING_PROG_YE_FRST_CYC_DEFAULT 0x18b +#define GC_FLASH_FSH_TIMING_PROG_YE_FRST_CYC_DEFAULT 0x16e #define GC_FLASH_FSH_TIMING_PROG_YE_LAST_CYC_OFFSET 0x108 -#define GC_FLASH_FSH_TIMING_PROG_YE_LAST_CYC_DEFAULT 0x1c0 +#define GC_FLASH_FSH_TIMING_PROG_YE_LAST_CYC_DEFAULT 0x19f #define GC_FLASH_FSH_TIMING_PROG_ONEWRD_FRST_CYC_OFFSET 0x10c -#define GC_FLASH_FSH_TIMING_PROG_ONEWRD_FRST_CYC_DEFAULT 0x18a +#define GC_FLASH_FSH_TIMING_PROG_ONEWRD_FRST_CYC_DEFAULT 0x16d #define GC_FLASH_FSH_TIMING_PROG_ONEWRD_LAST_CYC_OFFSET 0x110 -#define GC_FLASH_FSH_TIMING_PROG_ONEWRD_LAST_CYC_DEFAULT 0x1c1 +#define GC_FLASH_FSH_TIMING_PROG_ONEWRD_LAST_CYC_DEFAULT 0x1a0 #define GC_FLASH_FSH_TIMING_PROG_PROGSIG_FRST_CYC_OFFSET 0x114 #define GC_FLASH_FSH_TIMING_PROG_PROGSIG_FRST_CYC_DEFAULT 0x1 #define GC_FLASH_FSH_TIMING_PROG_PROGSIG_LAST_CYC_OFFSET 0x118 -#define GC_FLASH_FSH_TIMING_PROG_PROGSIG_LAST_CYC_DEFAULT 0x1c1 +#define GC_FLASH_FSH_TIMING_PROG_PROGSIG_LAST_CYC_DEFAULT 0x1a0 #define GC_FLASH_FSH_TIMING_PROG_NVSTR_FRST_CYC_OFFSET 0x11c -#define GC_FLASH_FSH_TIMING_PROG_NVSTR_FRST_CYC_DEFAULT 0x84 +#define GC_FLASH_FSH_TIMING_PROG_NVSTR_FRST_CYC_DEFAULT 0x7a #define GC_FLASH_FSH_TIMING_PROG_NVSTR_LAST_CYC_OFFSET 0x120 -#define GC_FLASH_FSH_TIMING_PROG_NVSTR_LAST_CYC_DEFAULT 0x244 +#define GC_FLASH_FSH_TIMING_PROG_NVSTR_LAST_CYC_DEFAULT 0x21a #define GC_FLASH_FSH_TIMING_ERASE_SMART_ALGO_ON_OFFSET 0x124 #define GC_FLASH_FSH_TIMING_ERASE_SMART_ALGO_ON_DEFAULT 0x1 #define GC_FLASH_FSH_TIMING_ERASE_TOTAL_CYC_OFFSET 0x128 -#define GC_FLASH_FSH_TIMING_ERASE_TOTAL_CYC_DEFAULT 0xcfa6 +#define GC_FLASH_FSH_TIMING_ERASE_TOTAL_CYC_DEFAULT 0xc075 #define GC_FLASH_FSH_TIMING_ERASE_XE_FRST_CYC_OFFSET 0x12c #define GC_FLASH_FSH_TIMING_ERASE_XE_FRST_CYC_DEFAULT 0x0 #define GC_FLASH_FSH_TIMING_ERASE_XE_LAST_CYC_OFFSET 0x130 -#define GC_FLASH_FSH_TIMING_ERASE_XE_LAST_CYC_DEFAULT 0xcea0 +#define GC_FLASH_FSH_TIMING_ERASE_XE_LAST_CYC_DEFAULT 0xbf82 #define GC_FLASH_FSH_TIMING_ERASE_ERASESIG_FRST_CYC_OFFSET 0x134 #define GC_FLASH_FSH_TIMING_ERASE_ERASESIG_FRST_CYC_DEFAULT 0x1 #define GC_FLASH_FSH_TIMING_ERASE_ERASESIG_LAST_CYC_OFFSET 0x138 -#define GC_FLASH_FSH_TIMING_ERASE_ERASESIG_LAST_CYC_DEFAULT 0xce1c +#define GC_FLASH_FSH_TIMING_ERASE_ERASESIG_LAST_CYC_DEFAULT 0xbf07 #define GC_FLASH_FSH_TIMING_ERASE_NVSTR_FRST_CYC_OFFSET 0x13c -#define GC_FLASH_FSH_TIMING_ERASE_NVSTR_FRST_CYC_DEFAULT 0x84 +#define GC_FLASH_FSH_TIMING_ERASE_NVSTR_FRST_CYC_DEFAULT 0x7a #define GC_FLASH_FSH_TIMING_ERASE_NVSTR_LAST_CYC_OFFSET 0x140 -#define GC_FLASH_FSH_TIMING_ERASE_NVSTR_LAST_CYC_DEFAULT 0xce9f +#define GC_FLASH_FSH_TIMING_ERASE_NVSTR_LAST_CYC_DEFAULT 0xbf81 #define GC_FLASH_FSH_TIMING_BULKERASE_SMART_ALGO_ON_OFFSET 0x144 #define GC_FLASH_FSH_TIMING_BULKERASE_SMART_ALGO_ON_DEFAULT 0x1 #define GC_FLASH_FSH_TIMING_BULKERASE_TOTAL_CYC_OFFSET 0x148 -#define GC_FLASH_FSH_TIMING_BULKERASE_TOTAL_CYC_DEFAULT 0xd96a +#define GC_FLASH_FSH_TIMING_BULKERASE_TOTAL_CYC_DEFAULT 0xc982 #define GC_FLASH_FSH_TIMING_BULKERASE_XE_FRST_CYC_OFFSET 0x14c #define GC_FLASH_FSH_TIMING_BULKERASE_XE_FRST_CYC_DEFAULT 0x0 #define GC_FLASH_FSH_TIMING_BULKERASE_XE_LAST_CYC_OFFSET 0x150 -#define GC_FLASH_FSH_TIMING_BULKERASE_XE_LAST_CYC_DEFAULT 0xd864 +#define GC_FLASH_FSH_TIMING_BULKERASE_XE_LAST_CYC_DEFAULT 0xc88f #define GC_FLASH_FSH_TIMING_BULKERASE_ERASESIG_FRST_CYC_OFFSET 0x154 #define GC_FLASH_FSH_TIMING_BULKERASE_ERASESIG_FRST_CYC_DEFAULT 0x1 #define GC_FLASH_FSH_TIMING_BULKERASE_ERASESIG_LAST_CYC_OFFSET 0x158 -#define GC_FLASH_FSH_TIMING_BULKERASE_ERASESIG_LAST_CYC_DEFAULT 0xce1c +#define GC_FLASH_FSH_TIMING_BULKERASE_ERASESIG_LAST_CYC_DEFAULT 0xbf07 #define GC_FLASH_FSH_TIMING_BULKERASE_MAS1_FRST_CYC_OFFSET 0x15c #define GC_FLASH_FSH_TIMING_BULKERASE_MAS1_FRST_CYC_DEFAULT 0x0 #define GC_FLASH_FSH_TIMING_BULKERASE_MAS1_LAST_CYC_OFFSET 0x160 -#define GC_FLASH_FSH_TIMING_BULKERASE_MAS1_LAST_CYC_DEFAULT 0xd864 +#define GC_FLASH_FSH_TIMING_BULKERASE_MAS1_LAST_CYC_DEFAULT 0xc88f #define GC_FLASH_FSH_TIMING_BULKERASE_NVSTR_FRST_CYC_OFFSET 0x164 -#define GC_FLASH_FSH_TIMING_BULKERASE_NVSTR_FRST_CYC_DEFAULT 0x84 +#define GC_FLASH_FSH_TIMING_BULKERASE_NVSTR_FRST_CYC_DEFAULT 0x7a #define GC_FLASH_FSH_TIMING_BULKERASE_NVSTR_LAST_CYC_OFFSET 0x168 -#define GC_FLASH_FSH_TIMING_BULKERASE_NVSTR_LAST_CYC_DEFAULT 0xd863 +#define GC_FLASH_FSH_TIMING_BULKERASE_NVSTR_LAST_CYC_DEFAULT 0xc88e #define GC_FLASH_FSH_DBG_OFFSET 0x16c #define GC_FLASH_FSH_DBG_DEFAULT 0x0 #define GC_FLASH_FSH_ITCR_OFFSET 0xf00 @@ -2218,8 +2222,8 @@ #define GC_PINMUX_RBOX0_KSI_SEL_DEFAULT 0x0 #define GC_PINMUX_RBOX0_KSI_SW_SEL_OFFSET 0x228 #define GC_PINMUX_RBOX0_KSI_SW_SEL_DEFAULT 0x0 -#define GC_PINMUX_RBOX0_KSO_SEL_OFFSET 0x22c -#define GC_PINMUX_RBOX0_KSO_SEL_DEFAULT 0x0 +#define GC_PINMUX_RBOX0_KSO_INV_SEL_OFFSET 0x22c +#define GC_PINMUX_RBOX0_KSO_INV_SEL_DEFAULT 0x0 #define GC_PINMUX_RBOX0_KSO_SW_SEL_OFFSET 0x230 #define GC_PINMUX_RBOX0_KSO_SW_SEL_DEFAULT 0x0 #define GC_PINMUX_RBOX0_PWR_BTN_L_SEL_OFFSET 0x234 @@ -2256,65 +2260,69 @@ #define GC_PINMUX_TEMP0_TST_ADC_LO_SER_SEL_DEFAULT 0x0 #define GC_PINMUX_TEMP0_TST_ADC_VLD_SER_SEL_OFFSET 0x274 #define GC_PINMUX_TEMP0_TST_ADC_VLD_SER_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART0_CTS_SEL_OFFSET 0x278 +#define GC_PINMUX_TRNG0_TRNG_RO_DIV_SEL_OFFSET 0x278 +#define GC_PINMUX_TRNG0_TRNG_RO_DIV_SEL_DEFAULT 0x0 +#define GC_PINMUX_TRNG0_TRNG_RO_REF_DIV_SEL_OFFSET 0x27c +#define GC_PINMUX_TRNG0_TRNG_RO_REF_DIV_SEL_DEFAULT 0x0 +#define GC_PINMUX_UART0_CTS_SEL_OFFSET 0x280 #define GC_PINMUX_UART0_CTS_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART0_RTS_SEL_OFFSET 0x27c +#define GC_PINMUX_UART0_RTS_SEL_OFFSET 0x284 #define GC_PINMUX_UART0_RTS_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART0_RX_SEL_OFFSET 0x280 +#define GC_PINMUX_UART0_RX_SEL_OFFSET 0x288 #define GC_PINMUX_UART0_RX_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART0_TX_SEL_OFFSET 0x284 +#define GC_PINMUX_UART0_TX_SEL_OFFSET 0x28c #define GC_PINMUX_UART0_TX_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART1_CTS_SEL_OFFSET 0x288 +#define GC_PINMUX_UART1_CTS_SEL_OFFSET 0x290 #define GC_PINMUX_UART1_CTS_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART1_RTS_SEL_OFFSET 0x28c +#define GC_PINMUX_UART1_RTS_SEL_OFFSET 0x294 #define GC_PINMUX_UART1_RTS_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART1_RX_SEL_OFFSET 0x290 +#define GC_PINMUX_UART1_RX_SEL_OFFSET 0x298 #define GC_PINMUX_UART1_RX_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART1_TX_SEL_OFFSET 0x294 +#define GC_PINMUX_UART1_TX_SEL_OFFSET 0x29c #define GC_PINMUX_UART1_TX_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART2_CTS_SEL_OFFSET 0x298 +#define GC_PINMUX_UART2_CTS_SEL_OFFSET 0x2a0 #define GC_PINMUX_UART2_CTS_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART2_RTS_SEL_OFFSET 0x29c +#define GC_PINMUX_UART2_RTS_SEL_OFFSET 0x2a4 #define GC_PINMUX_UART2_RTS_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART2_RX_SEL_OFFSET 0x2a0 +#define GC_PINMUX_UART2_RX_SEL_OFFSET 0x2a8 #define GC_PINMUX_UART2_RX_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART2_TX_SEL_OFFSET 0x2a4 +#define GC_PINMUX_UART2_TX_SEL_OFFSET 0x2ac #define GC_PINMUX_UART2_TX_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_DM_PULLUP_EN_SEL_OFFSET 0x2a8 +#define GC_PINMUX_USB0_EXT_DM_PULLUP_EN_SEL_OFFSET 0x2b0 #define GC_PINMUX_USB0_EXT_DM_PULLUP_EN_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_DP_RPU1_ENB_SEL_OFFSET 0x2ac +#define GC_PINMUX_USB0_EXT_DP_RPU1_ENB_SEL_OFFSET 0x2b4 #define GC_PINMUX_USB0_EXT_DP_RPU1_ENB_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_DP_RPU2_ENB_SEL_OFFSET 0x2b0 +#define GC_PINMUX_USB0_EXT_DP_RPU2_ENB_SEL_OFFSET 0x2b8 #define GC_PINMUX_USB0_EXT_DP_RPU2_ENB_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_FS_EDGE_SEL_SEL_OFFSET 0x2b4 +#define GC_PINMUX_USB0_EXT_FS_EDGE_SEL_SEL_OFFSET 0x2bc #define GC_PINMUX_USB0_EXT_FS_EDGE_SEL_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_RX_DMI_SEL_OFFSET 0x2b8 +#define GC_PINMUX_USB0_EXT_RX_DMI_SEL_OFFSET 0x2c0 #define GC_PINMUX_USB0_EXT_RX_DMI_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_RX_DPI_SEL_OFFSET 0x2bc +#define GC_PINMUX_USB0_EXT_RX_DPI_SEL_OFFSET 0x2c4 #define GC_PINMUX_USB0_EXT_RX_DPI_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_RX_RCV_SEL_OFFSET 0x2c0 +#define GC_PINMUX_USB0_EXT_RX_RCV_SEL_OFFSET 0x2c8 #define GC_PINMUX_USB0_EXT_RX_RCV_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_SUSPENDB_SEL_OFFSET 0x2c4 +#define GC_PINMUX_USB0_EXT_SUSPENDB_SEL_OFFSET 0x2cc #define GC_PINMUX_USB0_EXT_SUSPENDB_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_TX_DMO_SEL_OFFSET 0x2c8 +#define GC_PINMUX_USB0_EXT_TX_DMO_SEL_OFFSET 0x2d0 #define GC_PINMUX_USB0_EXT_TX_DMO_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_TX_DPO_SEL_OFFSET 0x2cc +#define GC_PINMUX_USB0_EXT_TX_DPO_SEL_OFFSET 0x2d4 #define GC_PINMUX_USB0_EXT_TX_DPO_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_TX_OEB_SEL_OFFSET 0x2d0 +#define GC_PINMUX_USB0_EXT_TX_OEB_SEL_OFFSET 0x2d8 #define GC_PINMUX_USB0_EXT_TX_OEB_SEL_DEFAULT 0x0 -#define GC_PINMUX_XO0_TESTCLK_SEL_OFFSET 0x2d4 +#define GC_PINMUX_XO0_TESTCLK_SEL_OFFSET 0x2dc #define GC_PINMUX_XO0_TESTCLK_SEL_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DEFAULT 0x0 -#define GC_PINMUX_EXITEN1_OFFSET 0x2dc +#define GC_PINMUX_EXITEN1_OFFSET 0x2e4 #define GC_PINMUX_EXITEN1_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE1_OFFSET 0x2e4 +#define GC_PINMUX_EXITEDGE1_OFFSET 0x2ec #define GC_PINMUX_EXITEDGE1_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DEFAULT 0x0 -#define GC_PINMUX_EXITINV1_OFFSET 0x2ec +#define GC_PINMUX_EXITINV1_OFFSET 0x2f4 #define GC_PINMUX_EXITINV1_DEFAULT 0x0 #define GC_PMU_RESET_OFFSET 0x0 #define GC_PMU_RESET_DEFAULT 0x3 @@ -2376,141 +2384,145 @@ #define GC_PMU_CLRHOLDVREF_DEFAULT 0x0 #define GC_PMU_BAT_LVL_OK_OFFSET 0x70 #define GC_PMU_BAT_LVL_OK_DEFAULT 0x0 -#define GC_PMU_EXITPD_HOLD_SET_OFFSET 0x74 +#define GC_PMU_B_REG_DIG_CTRL_OFFSET 0x74 +#define GC_PMU_B_REG_DIG_CTRL_DEFAULT 0x0 +#define GC_PMU_B_REG_DIG_LATCH_CTRL_OFFSET 0x78 +#define GC_PMU_B_REG_DIG_LATCH_CTRL_DEFAULT 0x0 +#define GC_PMU_EXITPD_HOLD_SET_OFFSET 0x7c #define GC_PMU_EXITPD_HOLD_SET_DEFAULT 0x0 -#define GC_PMU_EXITPD_HOLD_CLR_OFFSET 0x78 +#define GC_PMU_EXITPD_HOLD_CLR_OFFSET 0x80 #define GC_PMU_EXITPD_HOLD_CLR_DEFAULT 0x0 -#define GC_PMU_EXITPD_MASK_OFFSET 0x7c +#define GC_PMU_EXITPD_MASK_OFFSET 0x84 #define GC_PMU_EXITPD_MASK_DEFAULT 0x7 -#define GC_PMU_EXITPD_SRC_OFFSET 0x80 +#define GC_PMU_EXITPD_SRC_OFFSET 0x88 #define GC_PMU_EXITPD_SRC_DEFAULT 0x0 -#define GC_PMU_EXITPD_MON_OFFSET 0x84 +#define GC_PMU_EXITPD_MON_OFFSET 0x8c #define GC_PMU_EXITPD_MON_DEFAULT 0x0 -#define GC_PMU_OSC_HOLD_SET_OFFSET 0x88 +#define GC_PMU_OSC_HOLD_SET_OFFSET 0x90 #define GC_PMU_OSC_HOLD_SET_DEFAULT 0x0 -#define GC_PMU_OSC_HOLD_CLR_OFFSET 0x8c +#define GC_PMU_OSC_HOLD_CLR_OFFSET 0x94 #define GC_PMU_OSC_HOLD_CLR_DEFAULT 0x0 -#define GC_PMU_OSC_SELECT_OFFSET 0x90 +#define GC_PMU_OSC_SELECT_OFFSET 0x98 #define GC_PMU_OSC_SELECT_DEFAULT 0x3 #define GC_PMU_OSC_SELECT_XTL 0x0 #define GC_PMU_OSC_SELECT_RC_TRIM 0x2 #define GC_PMU_OSC_SELECT_RC 0x3 -#define GC_PMU_OSC_SELECT_STAT_OFFSET 0x94 +#define GC_PMU_OSC_SELECT_STAT_OFFSET 0x9c #define GC_PMU_OSC_SELECT_STAT_DEFAULT 0x3 #define GC_PMU_OSC_SELECT_STAT_XTL 0x0 #define GC_PMU_OSC_SELECT_STAT_RC_TRIM 0x2 #define GC_PMU_OSC_SELECT_STAT_RC 0x3 -#define GC_PMU_OSC_CTRL_OFFSET 0x98 +#define GC_PMU_OSC_CTRL_OFFSET 0xa0 #define GC_PMU_OSC_CTRL_DEFAULT 0x3 -#define GC_PMU_MEMCLKSET_OFFSET 0x9c +#define GC_PMU_MEMCLKSET_OFFSET 0xa4 #define GC_PMU_MEMCLKSET_DEFAULT 0x7f -#define GC_PMU_MEMCLKCLR_OFFSET 0xa0 +#define GC_PMU_MEMCLKCLR_OFFSET 0xa8 #define GC_PMU_MEMCLKCLR_DEFAULT 0x7f -#define GC_PMU_PERICLKSET0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DEFAULT 0x80001e08 -#define GC_PMU_PERICLKCLR0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DEFAULT 0x80001e08 -#define GC_PMU_PERICLKSET1_OFFSET 0xac +#define GC_PMU_PERICLKSET1_OFFSET 0xb4 #define GC_PMU_PERICLKSET1_DEFAULT 0x3 -#define GC_PMU_PERICLKCLR1_OFFSET 0xb0 +#define GC_PMU_PERICLKCLR1_OFFSET 0xb8 #define GC_PMU_PERICLKCLR1_DEFAULT 0x3 -#define GC_PMU_PERIGATEONSLEEPSET0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DEFAULT 0xc0044e00 -#define GC_PMU_PERIGATEONSLEEPCLR0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DEFAULT 0xc0044e00 -#define GC_PMU_PERIGATEONSLEEPSET1_OFFSET 0xbc +#define GC_PMU_PERIGATEONSLEEPSET1_OFFSET 0xc4 #define GC_PMU_PERIGATEONSLEEPSET1_DEFAULT 0x3 -#define GC_PMU_PERIGATEONSLEEPCLR1_OFFSET 0xc0 +#define GC_PMU_PERIGATEONSLEEPCLR1_OFFSET 0xc8 #define GC_PMU_PERIGATEONSLEEPCLR1_DEFAULT 0x3 -#define GC_PMU_CLK0_OFFSET 0xc4 +#define GC_PMU_CLK0_OFFSET 0xcc #define GC_PMU_CLK0_DEFAULT 0x1f -#define GC_PMU_CLK1_OFFSET 0xc8 +#define GC_PMU_CLK1_OFFSET 0xd0 #define GC_PMU_CLK1_DEFAULT 0x1f -#define GC_PMU_RST0_OFFSET 0xcc +#define GC_PMU_RST0_OFFSET 0xd4 #define GC_PMU_RST0_DEFAULT 0x0 -#define GC_PMU_RST1_OFFSET 0xd0 +#define GC_PMU_RST1_OFFSET 0xd8 #define GC_PMU_RST1_DEFAULT 0x0 -#define GC_PMU_PWRDN_SCRATCH_HOLD_SET_OFFSET 0xd4 +#define GC_PMU_PWRDN_SCRATCH_HOLD_SET_OFFSET 0xdc #define GC_PMU_PWRDN_SCRATCH_HOLD_SET_DEFAULT 0x0 -#define GC_PMU_PWRDN_SCRATCH_HOLD_CLR_OFFSET 0xd8 +#define GC_PMU_PWRDN_SCRATCH_HOLD_CLR_OFFSET 0xe0 #define GC_PMU_PWRDN_SCRATCH_HOLD_CLR_DEFAULT 0x0 -#define GC_PMU_PWRDN_SCRATCH0_OFFSET 0xdc +#define GC_PMU_PWRDN_SCRATCH0_OFFSET 0xe4 #define GC_PMU_PWRDN_SCRATCH0_DEFAULT 0x0 -#define GC_PMU_PWRDN_SCRATCH1_OFFSET 0xe0 +#define GC_PMU_PWRDN_SCRATCH1_OFFSET 0xe8 #define GC_PMU_PWRDN_SCRATCH1_DEFAULT 0x0 -#define GC_PMU_PWRDN_SCRATCH2_OFFSET 0xe4 +#define GC_PMU_PWRDN_SCRATCH2_OFFSET 0xec #define GC_PMU_PWRDN_SCRATCH2_DEFAULT 0x0 -#define GC_PMU_PWRDN_SCRATCH3_OFFSET 0xe8 +#define GC_PMU_PWRDN_SCRATCH3_OFFSET 0xf0 #define GC_PMU_PWRDN_SCRATCH3_DEFAULT 0x0 -#define GC_PMU_FUSE_EN_SET_OFFSET 0xec +#define GC_PMU_FUSE_EN_SET_OFFSET 0xf4 #define GC_PMU_FUSE_EN_SET_DEFAULT 0x0 -#define GC_PMU_FUSE_EN_CLR_OFFSET 0xf0 +#define GC_PMU_FUSE_EN_CLR_OFFSET 0xf8 #define GC_PMU_FUSE_EN_CLR_DEFAULT 0x0 -#define GC_PMU_FUSE_START_OFFSET 0xf4 +#define GC_PMU_FUSE_START_OFFSET 0xfc #define GC_PMU_FUSE_START_DEFAULT 0x0 #define GC_PMU_FUSE_START_KEY 0x11de784a -#define GC_PMU_FUSE_CTRL_OFFSET 0xf8 +#define GC_PMU_FUSE_CTRL_OFFSET 0x100 #define GC_PMU_FUSE_CTRL_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_DEV_UID0_OFFSET 0xfc +#define GC_PMU_FUSE_WR_DEV_UID0_OFFSET 0x104 #define GC_PMU_FUSE_WR_DEV_UID0_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_DEV_UID1_OFFSET 0x100 +#define GC_PMU_FUSE_WR_DEV_UID1_OFFSET 0x108 #define GC_PMU_FUSE_WR_DEV_UID1_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_ID_OFFSET 0x104 +#define GC_PMU_FUSE_WR_ID_OFFSET 0x10c #define GC_PMU_FUSE_WR_ID_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RC_OSC_26MHZ_OFFSET 0x108 +#define GC_PMU_FUSE_WR_RC_OSC_26MHZ_OFFSET 0x110 #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RC_OSC_32KHZ_OFFSET 0x10c +#define GC_PMU_FUSE_WR_RC_OSC_32KHZ_OFFSET 0x114 #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_OFFSET 0x110 +#define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_OFFSET 0x118 #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_LOCK_OFFSET 0x114 +#define GC_PMU_FUSE_WR_LOCK_OFFSET 0x11c #define GC_PMU_FUSE_WR_LOCK_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RSRV1_OFFSET 0x118 +#define GC_PMU_FUSE_WR_RSRV1_OFFSET 0x120 #define GC_PMU_FUSE_WR_RSRV1_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RSRV2_OFFSET 0x11c +#define GC_PMU_FUSE_WR_RSRV2_OFFSET 0x124 #define GC_PMU_FUSE_WR_RSRV2_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RSRV3_OFFSET 0x120 +#define GC_PMU_FUSE_WR_RSRV3_OFFSET 0x128 #define GC_PMU_FUSE_WR_RSRV3_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RSRV4_OFFSET 0x124 +#define GC_PMU_FUSE_WR_RSRV4_OFFSET 0x12c #define GC_PMU_FUSE_WR_RSRV4_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RSRV5_OFFSET 0x128 +#define GC_PMU_FUSE_WR_RSRV5_OFFSET 0x130 #define GC_PMU_FUSE_WR_RSRV5_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_DEV_UID0_OFFSET 0x12c +#define GC_PMU_FUSE_RD_DEV_UID0_OFFSET 0x134 #define GC_PMU_FUSE_RD_DEV_UID0_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_DEV_UID1_OFFSET 0x130 +#define GC_PMU_FUSE_RD_DEV_UID1_OFFSET 0x138 #define GC_PMU_FUSE_RD_DEV_UID1_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_ID_OFFSET 0x134 +#define GC_PMU_FUSE_RD_ID_OFFSET 0x13c #define GC_PMU_FUSE_RD_ID_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RC_OSC_26MHZ_OFFSET 0x138 +#define GC_PMU_FUSE_RD_RC_OSC_26MHZ_OFFSET 0x140 #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RC_OSC_32KHZ_OFFSET 0x13c +#define GC_PMU_FUSE_RD_RC_OSC_32KHZ_OFFSET 0x144 #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_OFFSET 0x140 +#define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_OFFSET 0x148 #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_LOCK_OFFSET 0x144 +#define GC_PMU_FUSE_RD_LOCK_OFFSET 0x14c #define GC_PMU_FUSE_RD_LOCK_DEFAULT 0x2 -#define GC_PMU_FUSE_RD_RSRV1_OFFSET 0x148 +#define GC_PMU_FUSE_RD_RSRV1_OFFSET 0x150 #define GC_PMU_FUSE_RD_RSRV1_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RSRV2_OFFSET 0x14c +#define GC_PMU_FUSE_RD_RSRV2_OFFSET 0x154 #define GC_PMU_FUSE_RD_RSRV2_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RSRV3_OFFSET 0x150 +#define GC_PMU_FUSE_RD_RSRV3_OFFSET 0x158 #define GC_PMU_FUSE_RD_RSRV3_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RSRV4_OFFSET 0x154 +#define GC_PMU_FUSE_RD_RSRV4_OFFSET 0x15c #define GC_PMU_FUSE_RD_RSRV4_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RSRV5_OFFSET 0x158 +#define GC_PMU_FUSE_RD_RSRV5_OFFSET 0x160 #define GC_PMU_FUSE_RD_RSRV5_DEFAULT 0x0 -#define GC_PMU_FUSE_TIMING_OFFSET 0x15c +#define GC_PMU_FUSE_TIMING_OFFSET 0x164 #define GC_PMU_FUSE_TIMING_DEFAULT 0x8007d -#define GC_PMU_FUSE_OVRD_EN_OFFSET 0x160 +#define GC_PMU_FUSE_OVRD_EN_OFFSET 0x168 #define GC_PMU_FUSE_OVRD_EN_DEFAULT 0x0 #define GC_PMU_FUSE_OVRD_EN_KEY 0x1084210 -#define GC_PMU_FUSE_OVRD_OFFSET 0x164 +#define GC_PMU_FUSE_OVRD_OFFSET 0x16c #define GC_PMU_FUSE_OVRD_DEFAULT 0x1 -#define GC_PMU_FUSE_DBG_OFFSET 0x168 +#define GC_PMU_FUSE_DBG_OFFSET 0x170 #define GC_PMU_FUSE_DBG_DEFAULT 0x0 -#define GC_PMU_ICTRL_OFFSET 0x16c +#define GC_PMU_ICTRL_OFFSET 0x174 #define GC_PMU_ICTRL_DEFAULT 0x0 -#define GC_PMU_ISTAT_OFFSET 0x170 +#define GC_PMU_ISTAT_OFFSET 0x178 #define GC_PMU_ISTAT_DEFAULT 0x0 #define GC_PMU_ITCR_OFFSET 0xf00 #define GC_PMU_ITCR_DEFAULT 0x0 @@ -2534,18 +2546,22 @@ #define GC_PMU_TESTBUS_CTRL_DEFAULT 0x0 #define GC_PMU_CHIP_ID_OFFSET 0x1fff8 #define GC_PMU_CHIP_ID_DEFAULT 0x1485694d -#define GC_PMU_BUILD_REV_OFFSET 0x1fffc -#define GC_PMU_BUILD_REV_DEFAULT 0x8695470 -#define GC_PMU_VERSION_OFFSET 0x20000 -#define GC_PMU_VERSION_DEFAULT 0xd00c034 +#define GC_PMU_VERSION_OFFSET 0x1fffc +#define GC_PMU_VERSION_DEFAULT 0x1100c244 #define GC_RBOX_OVERRIDE_OFFSET 0x0 #define GC_RBOX_OVERRIDE_DEFAULT 0x0 #define GC_RBOX_OVERRIDE_VALUES_OFFSET 0x4 #define GC_RBOX_OVERRIDE_VALUES_DEFAULT 0x0 #define GC_RBOX_INPUT_VALUES_OFFSET 0x8 #define GC_RBOX_INPUT_VALUES_DEFAULT 0x0 -#define GC_RBOX_VERSION_OFFSET 0xc -#define GC_RBOX_VERSION_DEFAULT 0x500bc6f +#define GC_RBOX_EC_WP_L_OFFSET 0xc +#define GC_RBOX_EC_WP_L_DEFAULT 0x0 +#define GC_RBOX_FW_WP_L_OFFSET 0x10 +#define GC_RBOX_FW_WP_L_DEFAULT 0x0 +#define GC_RBOX_RESET_OFFSET 0x14 +#define GC_RBOX_RESET_DEFAULT 0x0 +#define GC_RBOX_VERSION_OFFSET 0x18 +#define GC_RBOX_VERSION_DEFAULT 0x600c16f #define GC_RTC_CTRL_OFFSET 0x0 #define GC_RTC_CTRL_DEFAULT 0x22f01 #define GC_RTC_PINMUX_EN_OFFSET 0x4 @@ -2784,17 +2800,17 @@ #define GC_SWDP_HEADER_MD5SUM_OFFSET 0x28 #define GC_SWDP_HEADER_MD5SUM_DEFAULT 0x0 #define GC_SWDP_P4_LAST_SYNC_OFFSET 0x2c -#define GC_SWDP_P4_LAST_SYNC_DEFAULT 0xc064 +#define GC_SWDP_P4_LAST_SYNC_DEFAULT 0xc498 #define GC_SWDP_BUILD_DATE_OFFSET 0x30 -#define GC_SWDP_BUILD_DATE_DEFAULT 0x1335440 +#define GC_SWDP_BUILD_DATE_DEFAULT 0x1335493 #define GC_SWDP_BUILD_TIME_OFFSET 0x34 -#define GC_SWDP_BUILD_TIME_DEFAULT 0xf3d6 +#define GC_SWDP_BUILD_TIME_DEFAULT 0x36c99 #define GC_SWDP_A1_DIO8_OFFSET 0x38 #define GC_SWDP_A1_DIO8_DEFAULT 0x0 #define GC_SWDP_A1_CHANNEL_SEL_OFFSET 0x3c #define GC_SWDP_A1_CHANNEL_SEL_DEFAULT 0x0 #define GC_TEMP_VERSION_OFFSET 0x0 -#define GC_TEMP_VERSION_DEFAULT 0xc00bfd4 +#define GC_TEMP_VERSION_DEFAULT 0xd00c178 #define GC_TEMP_ADC_INT_ENABLE_OFFSET 0x4 #define GC_TEMP_ADC_INT_ENABLE_DEFAULT 0x0 #define GC_TEMP_ADC_INT_STATE_OFFSET 0x8 @@ -2956,7 +2972,7 @@ #define GC_TIMELS_ITOP_OFFSET 0xf04 #define GC_TIMELS_ITOP_DEFAULT 0x0 #define GC_TRNG_VERSION_OFFSET 0x0 -#define GC_TRNG_VERSION_DEFAULT 0x600bccd +#define GC_TRNG_VERSION_DEFAULT 0x700c241 #define GC_TRNG_INT_ENABLE_OFFSET 0x4 #define GC_TRNG_INT_ENABLE_DEFAULT 0x0 #define GC_TRNG_INT_STATE_OFFSET 0x8 @@ -2997,9 +3013,11 @@ #define GC_TRNG_INLINE_STATS_DEFAULT 0x0 #define GC_TRNG_LDO_CTRL_OFFSET 0x50 #define GC_TRNG_LDO_CTRL_DEFAULT 0xb -#define GC_TRNG_ONE_SHOT_MODE_OFFSET 0x54 +#define GC_TRNG_DIV_EN_OFFSET 0x54 +#define GC_TRNG_DIV_EN_DEFAULT 0x0 +#define GC_TRNG_ONE_SHOT_MODE_OFFSET 0x58 #define GC_TRNG_ONE_SHOT_MODE_DEFAULT 0x0 -#define GC_TRNG_ONE_SHOT_REG_OFFSET 0x58 +#define GC_TRNG_ONE_SHOT_REG_OFFSET 0x5c #define GC_TRNG_ONE_SHOT_REG_DEFAULT 0x0 #define GC_TRNG_REG_BITS0_OFFSET 0x100 #define GC_TRNG_REG_BITS0_DEFAULT 0x0 @@ -3242,7 +3260,7 @@ #define GC_USB_DIEPTXF15_OFFSET 0x13c #define GC_USB_DIEPTXF15_DEFAULT 0x0 #define GC_USB_DCFG_OFFSET 0x800 -#define GC_USB_DCFG_DEFAULT 0x0 +#define GC_USB_DCFG_DEFAULT 0x8000000 #define GC_USB_DCTL_OFFSET 0x804 #define GC_USB_DCTL_DEFAULT 0x0 #define GC_USB_DSTS_OFFSET 0x808 @@ -3269,6 +3287,8 @@ #define GC_USB_DIEPINT0_DEFAULT 0x0 #define GC_USB_DIEPTSIZ0_OFFSET 0x910 #define GC_USB_DIEPTSIZ0_DEFAULT 0x0 +#define GC_USB_DIEPDMA0_OFFSET 0x914 +#define GC_USB_DIEPDMA0_DEFAULT 0x0 #define GC_USB_DTXFSTS0_OFFSET 0x918 #define GC_USB_DTXFSTS0_DEFAULT 0x0 #define GC_USB_DIEPDMAB0_OFFSET 0x91c @@ -3279,6 +3299,8 @@ #define GC_USB_DIEPINT1_DEFAULT 0x0 #define GC_USB_DIEPTSIZ1_OFFSET 0x930 #define GC_USB_DIEPTSIZ1_DEFAULT 0x0 +#define GC_USB_DIEPDMA1_OFFSET 0x934 +#define GC_USB_DIEPDMA1_DEFAULT 0x0 #define GC_USB_DTXFSTS1_OFFSET 0x938 #define GC_USB_DTXFSTS1_DEFAULT 0x0 #define GC_USB_DIEPDMAB1_OFFSET 0x93c @@ -3289,6 +3311,8 @@ #define GC_USB_DIEPINT2_DEFAULT 0x0 #define GC_USB_DIEPTSIZ2_OFFSET 0x950 #define GC_USB_DIEPTSIZ2_DEFAULT 0x0 +#define GC_USB_DIEPDMA2_OFFSET 0x954 +#define GC_USB_DIEPDMA2_DEFAULT 0x0 #define GC_USB_DTXFSTS2_OFFSET 0x958 #define GC_USB_DTXFSTS2_DEFAULT 0x0 #define GC_USB_DIEPDMAB2_OFFSET 0x95c @@ -3299,6 +3323,8 @@ #define GC_USB_DIEPINT3_DEFAULT 0x0 #define GC_USB_DIEPTSIZ3_OFFSET 0x970 #define GC_USB_DIEPTSIZ3_DEFAULT 0x0 +#define GC_USB_DIEPDMA3_OFFSET 0x974 +#define GC_USB_DIEPDMA3_DEFAULT 0x0 #define GC_USB_DTXFSTS3_OFFSET 0x978 #define GC_USB_DTXFSTS3_DEFAULT 0x0 #define GC_USB_DIEPDMAB3_OFFSET 0x97c @@ -3309,6 +3335,8 @@ #define GC_USB_DIEPINT4_DEFAULT 0x0 #define GC_USB_DIEPTSIZ4_OFFSET 0x990 #define GC_USB_DIEPTSIZ4_DEFAULT 0x0 +#define GC_USB_DIEPDMA4_OFFSET 0x994 +#define GC_USB_DIEPDMA4_DEFAULT 0x0 #define GC_USB_DTXFSTS4_OFFSET 0x998 #define GC_USB_DTXFSTS4_DEFAULT 0x0 #define GC_USB_DIEPDMAB4_OFFSET 0x99c @@ -3319,6 +3347,8 @@ #define GC_USB_DIEPINT5_DEFAULT 0x0 #define GC_USB_DIEPTSIZ5_OFFSET 0x9b0 #define GC_USB_DIEPTSIZ5_DEFAULT 0x0 +#define GC_USB_DIEPDMA5_OFFSET 0x9b4 +#define GC_USB_DIEPDMA5_DEFAULT 0x0 #define GC_USB_DTXFSTS5_OFFSET 0x9b8 #define GC_USB_DTXFSTS5_DEFAULT 0x0 #define GC_USB_DIEPDMAB5_OFFSET 0x9bc @@ -3329,6 +3359,8 @@ #define GC_USB_DIEPINT6_DEFAULT 0x0 #define GC_USB_DIEPTSIZ6_OFFSET 0x9d0 #define GC_USB_DIEPTSIZ6_DEFAULT 0x0 +#define GC_USB_DIEPDMA6_OFFSET 0x9d4 +#define GC_USB_DIEPDMA6_DEFAULT 0x0 #define GC_USB_DTXFSTS6_OFFSET 0x9d8 #define GC_USB_DTXFSTS6_DEFAULT 0x0 #define GC_USB_DIEPDMAB6_OFFSET 0x9dc @@ -3339,6 +3371,8 @@ #define GC_USB_DIEPINT7_DEFAULT 0x0 #define GC_USB_DIEPTSIZ7_OFFSET 0x9f0 #define GC_USB_DIEPTSIZ7_DEFAULT 0x0 +#define GC_USB_DIEPDMA7_OFFSET 0x9f4 +#define GC_USB_DIEPDMA7_DEFAULT 0x0 #define GC_USB_DTXFSTS7_OFFSET 0x9f8 #define GC_USB_DTXFSTS7_DEFAULT 0x0 #define GC_USB_DIEPDMAB7_OFFSET 0x9fc @@ -3349,6 +3383,8 @@ #define GC_USB_DIEPINT8_DEFAULT 0x0 #define GC_USB_DIEPTSIZ8_OFFSET 0xa10 #define GC_USB_DIEPTSIZ8_DEFAULT 0x0 +#define GC_USB_DIEPDMA8_OFFSET 0xa14 +#define GC_USB_DIEPDMA8_DEFAULT 0x0 #define GC_USB_DTXFSTS8_OFFSET 0xa18 #define GC_USB_DTXFSTS8_DEFAULT 0x0 #define GC_USB_DIEPDMAB8_OFFSET 0xa1c @@ -3359,6 +3395,8 @@ #define GC_USB_DIEPINT9_DEFAULT 0x0 #define GC_USB_DIEPTSIZ9_OFFSET 0xa30 #define GC_USB_DIEPTSIZ9_DEFAULT 0x0 +#define GC_USB_DIEPDMA9_OFFSET 0xa34 +#define GC_USB_DIEPDMA9_DEFAULT 0x0 #define GC_USB_DTXFSTS9_OFFSET 0xa38 #define GC_USB_DTXFSTS9_DEFAULT 0x0 #define GC_USB_DIEPDMAB9_OFFSET 0xa3c @@ -3369,6 +3407,8 @@ #define GC_USB_DIEPINT10_DEFAULT 0x0 #define GC_USB_DIEPTSIZ10_OFFSET 0xa50 #define GC_USB_DIEPTSIZ10_DEFAULT 0x0 +#define GC_USB_DIEPDMA10_OFFSET 0xa54 +#define GC_USB_DIEPDMA10_DEFAULT 0x0 #define GC_USB_DTXFSTS10_OFFSET 0xa58 #define GC_USB_DTXFSTS10_DEFAULT 0x0 #define GC_USB_DIEPDMAB10_OFFSET 0xa5c @@ -3379,6 +3419,8 @@ #define GC_USB_DIEPINT11_DEFAULT 0x0 #define GC_USB_DIEPTSIZ11_OFFSET 0xa70 #define GC_USB_DIEPTSIZ11_DEFAULT 0x0 +#define GC_USB_DIEPDMA11_OFFSET 0xa74 +#define GC_USB_DIEPDMA11_DEFAULT 0x0 #define GC_USB_DTXFSTS11_OFFSET 0xa78 #define GC_USB_DTXFSTS11_DEFAULT 0x0 #define GC_USB_DIEPDMAB11_OFFSET 0xa7c @@ -3389,6 +3431,8 @@ #define GC_USB_DIEPINT12_DEFAULT 0x0 #define GC_USB_DIEPTSIZ12_OFFSET 0xa90 #define GC_USB_DIEPTSIZ12_DEFAULT 0x0 +#define GC_USB_DIEPDMA12_OFFSET 0xa94 +#define GC_USB_DIEPDMA12_DEFAULT 0x0 #define GC_USB_DTXFSTS12_OFFSET 0xa98 #define GC_USB_DTXFSTS12_DEFAULT 0x0 #define GC_USB_DIEPDMAB12_OFFSET 0xa9c @@ -3399,6 +3443,8 @@ #define GC_USB_DIEPINT13_DEFAULT 0x0 #define GC_USB_DIEPTSIZ13_OFFSET 0xab0 #define GC_USB_DIEPTSIZ13_DEFAULT 0x0 +#define GC_USB_DIEPDMA13_OFFSET 0xab4 +#define GC_USB_DIEPDMA13_DEFAULT 0x0 #define GC_USB_DTXFSTS13_OFFSET 0xab8 #define GC_USB_DTXFSTS13_DEFAULT 0x0 #define GC_USB_DIEPDMAB13_OFFSET 0xabc @@ -3409,6 +3455,8 @@ #define GC_USB_DIEPINT14_DEFAULT 0x0 #define GC_USB_DIEPTSIZ14_OFFSET 0xad0 #define GC_USB_DIEPTSIZ14_DEFAULT 0x0 +#define GC_USB_DIEPDMA14_OFFSET 0xad4 +#define GC_USB_DIEPDMA14_DEFAULT 0x0 #define GC_USB_DTXFSTS14_OFFSET 0xad8 #define GC_USB_DTXFSTS14_DEFAULT 0x0 #define GC_USB_DIEPDMAB14_OFFSET 0xadc @@ -3419,6 +3467,8 @@ #define GC_USB_DIEPINT15_DEFAULT 0x0 #define GC_USB_DIEPTSIZ15_OFFSET 0xaf0 #define GC_USB_DIEPTSIZ15_DEFAULT 0x0 +#define GC_USB_DIEPDMA15_OFFSET 0xaf4 +#define GC_USB_DIEPDMA15_DEFAULT 0x0 #define GC_USB_DTXFSTS15_OFFSET 0xaf8 #define GC_USB_DTXFSTS15_DEFAULT 0x0 #define GC_USB_DIEPDMAB15_OFFSET 0xafc @@ -3429,6 +3479,8 @@ #define GC_USB_DOEPINT0_DEFAULT 0x0 #define GC_USB_DOEPTSIZ0_OFFSET 0xb10 #define GC_USB_DOEPTSIZ0_DEFAULT 0x0 +#define GC_USB_DOEPDMA0_OFFSET 0xb14 +#define GC_USB_DOEPDMA0_DEFAULT 0x0 #define GC_USB_DOEPDMAB0_OFFSET 0xb1c #define GC_USB_DOEPDMAB0_DEFAULT 0x0 #define GC_USB_DOEPCTL1_OFFSET 0xb20 @@ -3437,6 +3489,8 @@ #define GC_USB_DOEPINT1_DEFAULT 0x0 #define GC_USB_DOEPTSIZ1_OFFSET 0xb30 #define GC_USB_DOEPTSIZ1_DEFAULT 0x0 +#define GC_USB_DOEPDMA1_OFFSET 0xb34 +#define GC_USB_DOEPDMA1_DEFAULT 0x0 #define GC_USB_DOEPDMAB1_OFFSET 0xb3c #define GC_USB_DOEPDMAB1_DEFAULT 0x0 #define GC_USB_DOEPCTL2_OFFSET 0xb40 @@ -3445,6 +3499,8 @@ #define GC_USB_DOEPINT2_DEFAULT 0x0 #define GC_USB_DOEPTSIZ2_OFFSET 0xb50 #define GC_USB_DOEPTSIZ2_DEFAULT 0x0 +#define GC_USB_DOEPDMA2_OFFSET 0xb54 +#define GC_USB_DOEPDMA2_DEFAULT 0x0 #define GC_USB_DOEPDMAB2_OFFSET 0xb5c #define GC_USB_DOEPDMAB2_DEFAULT 0x0 #define GC_USB_DOEPCTL3_OFFSET 0xb60 @@ -3453,6 +3509,8 @@ #define GC_USB_DOEPINT3_DEFAULT 0x0 #define GC_USB_DOEPTSIZ3_OFFSET 0xb70 #define GC_USB_DOEPTSIZ3_DEFAULT 0x0 +#define GC_USB_DOEPDMA3_OFFSET 0xb74 +#define GC_USB_DOEPDMA3_DEFAULT 0x0 #define GC_USB_DOEPDMAB3_OFFSET 0xb7c #define GC_USB_DOEPDMAB3_DEFAULT 0x0 #define GC_USB_DOEPCTL4_OFFSET 0xb80 @@ -3461,6 +3519,8 @@ #define GC_USB_DOEPINT4_DEFAULT 0x0 #define GC_USB_DOEPTSIZ4_OFFSET 0xb90 #define GC_USB_DOEPTSIZ4_DEFAULT 0x0 +#define GC_USB_DOEPDMA4_OFFSET 0xb94 +#define GC_USB_DOEPDMA4_DEFAULT 0x0 #define GC_USB_DOEPDMAB4_OFFSET 0xb9c #define GC_USB_DOEPDMAB4_DEFAULT 0x0 #define GC_USB_DOEPCTL5_OFFSET 0xba0 @@ -3469,6 +3529,8 @@ #define GC_USB_DOEPINT5_DEFAULT 0x0 #define GC_USB_DOEPTSIZ5_OFFSET 0xbb0 #define GC_USB_DOEPTSIZ5_DEFAULT 0x0 +#define GC_USB_DOEPDMA5_OFFSET 0xbb4 +#define GC_USB_DOEPDMA5_DEFAULT 0x0 #define GC_USB_DOEPDMAB5_OFFSET 0xbbc #define GC_USB_DOEPDMAB5_DEFAULT 0x0 #define GC_USB_DOEPCTL6_OFFSET 0xbc0 @@ -3477,6 +3539,8 @@ #define GC_USB_DOEPINT6_DEFAULT 0x0 #define GC_USB_DOEPTSIZ6_OFFSET 0xbd0 #define GC_USB_DOEPTSIZ6_DEFAULT 0x0 +#define GC_USB_DOEPDMA6_OFFSET 0xbd4 +#define GC_USB_DOEPDMA6_DEFAULT 0x0 #define GC_USB_DOEPDMAB6_OFFSET 0xbdc #define GC_USB_DOEPDMAB6_DEFAULT 0x0 #define GC_USB_DOEPCTL7_OFFSET 0xbe0 @@ -3485,6 +3549,8 @@ #define GC_USB_DOEPINT7_DEFAULT 0x0 #define GC_USB_DOEPTSIZ7_OFFSET 0xbf0 #define GC_USB_DOEPTSIZ7_DEFAULT 0x0 +#define GC_USB_DOEPDMA7_OFFSET 0xbf4 +#define GC_USB_DOEPDMA7_DEFAULT 0x0 #define GC_USB_DOEPDMAB7_OFFSET 0xbfc #define GC_USB_DOEPDMAB7_DEFAULT 0x0 #define GC_USB_DOEPCTL8_OFFSET 0xc00 @@ -3493,6 +3559,8 @@ #define GC_USB_DOEPINT8_DEFAULT 0x0 #define GC_USB_DOEPTSIZ8_OFFSET 0xc10 #define GC_USB_DOEPTSIZ8_DEFAULT 0x0 +#define GC_USB_DOEPDMA8_OFFSET 0xc14 +#define GC_USB_DOEPDMA8_DEFAULT 0x0 #define GC_USB_DOEPDMAB8_OFFSET 0xc1c #define GC_USB_DOEPDMAB8_DEFAULT 0x0 #define GC_USB_DOEPCTL9_OFFSET 0xc20 @@ -3501,6 +3569,8 @@ #define GC_USB_DOEPINT9_DEFAULT 0x0 #define GC_USB_DOEPTSIZ9_OFFSET 0xc30 #define GC_USB_DOEPTSIZ9_DEFAULT 0x0 +#define GC_USB_DOEPDMA9_OFFSET 0xc34 +#define GC_USB_DOEPDMA9_DEFAULT 0x0 #define GC_USB_DOEPDMAB9_OFFSET 0xc3c #define GC_USB_DOEPDMAB9_DEFAULT 0x0 #define GC_USB_DOEPCTL10_OFFSET 0xc40 @@ -3509,6 +3579,8 @@ #define GC_USB_DOEPINT10_DEFAULT 0x0 #define GC_USB_DOEPTSIZ10_OFFSET 0xc50 #define GC_USB_DOEPTSIZ10_DEFAULT 0x0 +#define GC_USB_DOEPDMA10_OFFSET 0xc54 +#define GC_USB_DOEPDMA10_DEFAULT 0x0 #define GC_USB_DOEPDMAB10_OFFSET 0xc5c #define GC_USB_DOEPDMAB10_DEFAULT 0x0 #define GC_USB_DOEPCTL11_OFFSET 0xc60 @@ -3517,6 +3589,8 @@ #define GC_USB_DOEPINT11_DEFAULT 0x0 #define GC_USB_DOEPTSIZ11_OFFSET 0xc70 #define GC_USB_DOEPTSIZ11_DEFAULT 0x0 +#define GC_USB_DOEPDMA11_OFFSET 0xc74 +#define GC_USB_DOEPDMA11_DEFAULT 0x0 #define GC_USB_DOEPDMAB11_OFFSET 0xc7c #define GC_USB_DOEPDMAB11_DEFAULT 0x0 #define GC_USB_DOEPCTL12_OFFSET 0xc80 @@ -3525,6 +3599,8 @@ #define GC_USB_DOEPINT12_DEFAULT 0x0 #define GC_USB_DOEPTSIZ12_OFFSET 0xc90 #define GC_USB_DOEPTSIZ12_DEFAULT 0x0 +#define GC_USB_DOEPDMA12_OFFSET 0xc94 +#define GC_USB_DOEPDMA12_DEFAULT 0x0 #define GC_USB_DOEPDMAB12_OFFSET 0xc9c #define GC_USB_DOEPDMAB12_DEFAULT 0x0 #define GC_USB_DOEPCTL13_OFFSET 0xca0 @@ -3533,6 +3609,8 @@ #define GC_USB_DOEPINT13_DEFAULT 0x0 #define GC_USB_DOEPTSIZ13_OFFSET 0xcb0 #define GC_USB_DOEPTSIZ13_DEFAULT 0x0 +#define GC_USB_DOEPDMA13_OFFSET 0xcb4 +#define GC_USB_DOEPDMA13_DEFAULT 0x0 #define GC_USB_DOEPDMAB13_OFFSET 0xcbc #define GC_USB_DOEPDMAB13_DEFAULT 0x0 #define GC_USB_DOEPCTL14_OFFSET 0xcc0 @@ -3541,6 +3619,8 @@ #define GC_USB_DOEPINT14_DEFAULT 0x0 #define GC_USB_DOEPTSIZ14_OFFSET 0xcd0 #define GC_USB_DOEPTSIZ14_DEFAULT 0x0 +#define GC_USB_DOEPDMA14_OFFSET 0xcd4 +#define GC_USB_DOEPDMA14_DEFAULT 0x0 #define GC_USB_DOEPDMAB14_OFFSET 0xcdc #define GC_USB_DOEPDMAB14_DEFAULT 0x0 #define GC_USB_DOEPCTL15_OFFSET 0xce0 @@ -3549,8 +3629,26 @@ #define GC_USB_DOEPINT15_DEFAULT 0x0 #define GC_USB_DOEPTSIZ15_OFFSET 0xcf0 #define GC_USB_DOEPTSIZ15_DEFAULT 0x0 +#define GC_USB_DOEPDMA15_OFFSET 0xcf4 +#define GC_USB_DOEPDMA15_DEFAULT 0x0 #define GC_USB_DOEPDMAB15_OFFSET 0xcfc #define GC_USB_DOEPDMAB15_DEFAULT 0x0 +#define GC_USB_DFIFO_PP0_OFFSET 0x1000 +#define GC_USB_DFIFO_PP1_OFFSET 0x2000 +#define GC_USB_DFIFO_PP2_OFFSET 0x3000 +#define GC_USB_DFIFO_PP3_OFFSET 0x4000 +#define GC_USB_DFIFO_PP4_OFFSET 0x5000 +#define GC_USB_DFIFO_PP5_OFFSET 0x6000 +#define GC_USB_DFIFO_PP6_OFFSET 0x7000 +#define GC_USB_DFIFO_PP7_OFFSET 0x8000 +#define GC_USB_DFIFO_PP8_OFFSET 0x9000 +#define GC_USB_DFIFO_PP9_OFFSET 0xa000 +#define GC_USB_DFIFO_PP10_OFFSET 0xb000 +#define GC_USB_DFIFO_PP11_OFFSET 0xc000 +#define GC_USB_DFIFO_PP12_OFFSET 0xd000 +#define GC_USB_DFIFO_PP13_OFFSET 0xe000 +#define GC_USB_DFIFO_PP14_OFFSET 0xf000 +#define GC_USB_DFIFO_PP15_OFFSET 0x10000 #define GC_USB_DFIFO_OFFSET 0x20000 #define GC_WATCHDOG_WDOGLOAD_OFFSET 0x0 #define GC_WATCHDOG_WDOGLOAD_DEFAULT 0xffffffff @@ -6710,527 +6808,527 @@ #define GC_PINMUX_EXITEN0_DIOM0_MASK 0x1 #define GC_PINMUX_EXITEN0_DIOM0_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOM0_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOM0_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOM0_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOM1_LSB 0x1 #define GC_PINMUX_EXITEN0_DIOM1_MASK 0x2 #define GC_PINMUX_EXITEN0_DIOM1_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOM1_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOM1_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOM1_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOM2_LSB 0x2 #define GC_PINMUX_EXITEN0_DIOM2_MASK 0x4 #define GC_PINMUX_EXITEN0_DIOM2_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOM2_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOM2_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOM2_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOM3_LSB 0x3 #define GC_PINMUX_EXITEN0_DIOM3_MASK 0x8 #define GC_PINMUX_EXITEN0_DIOM3_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOM3_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOM3_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOM3_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOM4_LSB 0x4 #define GC_PINMUX_EXITEN0_DIOM4_MASK 0x10 #define GC_PINMUX_EXITEN0_DIOM4_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOM4_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOM4_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOM4_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOA0_LSB 0x5 #define GC_PINMUX_EXITEN0_DIOA0_MASK 0x20 #define GC_PINMUX_EXITEN0_DIOA0_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA0_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA0_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOA0_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOA1_LSB 0x6 #define GC_PINMUX_EXITEN0_DIOA1_MASK 0x40 #define GC_PINMUX_EXITEN0_DIOA1_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA1_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA1_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOA1_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOA2_LSB 0x7 #define GC_PINMUX_EXITEN0_DIOA2_MASK 0x80 #define GC_PINMUX_EXITEN0_DIOA2_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA2_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA2_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOA2_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOA3_LSB 0x8 #define GC_PINMUX_EXITEN0_DIOA3_MASK 0x100 #define GC_PINMUX_EXITEN0_DIOA3_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA3_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA3_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOA3_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOA4_LSB 0x9 #define GC_PINMUX_EXITEN0_DIOA4_MASK 0x200 #define GC_PINMUX_EXITEN0_DIOA4_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA4_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA4_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOA4_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOA5_LSB 0xa #define GC_PINMUX_EXITEN0_DIOA5_MASK 0x400 #define GC_PINMUX_EXITEN0_DIOA5_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA5_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA5_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOA5_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOA6_LSB 0xb #define GC_PINMUX_EXITEN0_DIOA6_MASK 0x800 #define GC_PINMUX_EXITEN0_DIOA6_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA6_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA6_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOA6_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOA7_LSB 0xc #define GC_PINMUX_EXITEN0_DIOA7_MASK 0x1000 #define GC_PINMUX_EXITEN0_DIOA7_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA7_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA7_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOA7_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOA8_LSB 0xd #define GC_PINMUX_EXITEN0_DIOA8_MASK 0x2000 #define GC_PINMUX_EXITEN0_DIOA8_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA8_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA8_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOA8_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOA9_LSB 0xe #define GC_PINMUX_EXITEN0_DIOA9_MASK 0x4000 #define GC_PINMUX_EXITEN0_DIOA9_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA9_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA9_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOA9_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOA10_LSB 0xf #define GC_PINMUX_EXITEN0_DIOA10_MASK 0x8000 #define GC_PINMUX_EXITEN0_DIOA10_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA10_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA10_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOA10_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOA11_LSB 0x10 #define GC_PINMUX_EXITEN0_DIOA11_MASK 0x10000 #define GC_PINMUX_EXITEN0_DIOA11_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA11_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA11_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOA11_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOA12_LSB 0x11 #define GC_PINMUX_EXITEN0_DIOA12_MASK 0x20000 #define GC_PINMUX_EXITEN0_DIOA12_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA12_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA12_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOA12_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOA13_LSB 0x12 #define GC_PINMUX_EXITEN0_DIOA13_MASK 0x40000 #define GC_PINMUX_EXITEN0_DIOA13_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA13_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA13_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOA13_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOA14_LSB 0x13 #define GC_PINMUX_EXITEN0_DIOA14_MASK 0x80000 #define GC_PINMUX_EXITEN0_DIOA14_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA14_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA14_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOA14_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOB0_LSB 0x14 #define GC_PINMUX_EXITEN0_DIOB0_MASK 0x100000 #define GC_PINMUX_EXITEN0_DIOB0_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB0_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB0_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOB0_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOB1_LSB 0x15 #define GC_PINMUX_EXITEN0_DIOB1_MASK 0x200000 #define GC_PINMUX_EXITEN0_DIOB1_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB1_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB1_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOB1_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOB2_LSB 0x16 #define GC_PINMUX_EXITEN0_DIOB2_MASK 0x400000 #define GC_PINMUX_EXITEN0_DIOB2_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB2_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB2_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOB2_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOB3_LSB 0x17 #define GC_PINMUX_EXITEN0_DIOB3_MASK 0x800000 #define GC_PINMUX_EXITEN0_DIOB3_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB3_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB3_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOB3_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOB4_LSB 0x18 #define GC_PINMUX_EXITEN0_DIOB4_MASK 0x1000000 #define GC_PINMUX_EXITEN0_DIOB4_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB4_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB4_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOB4_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOB5_LSB 0x19 #define GC_PINMUX_EXITEN0_DIOB5_MASK 0x2000000 #define GC_PINMUX_EXITEN0_DIOB5_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB5_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB5_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOB5_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOB6_LSB 0x1a #define GC_PINMUX_EXITEN0_DIOB6_MASK 0x4000000 #define GC_PINMUX_EXITEN0_DIOB6_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB6_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB6_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOB6_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOB7_LSB 0x1b #define GC_PINMUX_EXITEN0_DIOB7_MASK 0x8000000 #define GC_PINMUX_EXITEN0_DIOB7_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB7_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB7_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOB7_OFFSET 0x2e0 #define GC_PINMUX_EXITEN0_DIOB8_LSB 0x1c #define GC_PINMUX_EXITEN0_DIOB8_MASK 0x10000000 #define GC_PINMUX_EXITEN0_DIOB8_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB8_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB8_OFFSET 0x2d8 +#define GC_PINMUX_EXITEN0_DIOB8_OFFSET 0x2e0 #define GC_PINMUX_EXITEN1_RTCXOP_LSB 0xc #define GC_PINMUX_EXITEN1_RTCXOP_MASK 0x1000 #define GC_PINMUX_EXITEN1_RTCXOP_SIZE 0x1 #define GC_PINMUX_EXITEN1_RTCXOP_DEFAULT 0x0 -#define GC_PINMUX_EXITEN1_RTCXOP_OFFSET 0x2dc +#define GC_PINMUX_EXITEN1_RTCXOP_OFFSET 0x2e4 #define GC_PINMUX_EXITEN1_SWDPTRACE_LSB 0xd #define GC_PINMUX_EXITEN1_SWDPTRACE_MASK 0x2000 #define GC_PINMUX_EXITEN1_SWDPTRACE_SIZE 0x1 #define GC_PINMUX_EXITEN1_SWDPTRACE_DEFAULT 0x0 -#define GC_PINMUX_EXITEN1_SWDPTRACE_OFFSET 0x2dc +#define GC_PINMUX_EXITEN1_SWDPTRACE_OFFSET 0x2e4 #define GC_PINMUX_EXITEN1_SWDPDATA_LSB 0xe #define GC_PINMUX_EXITEN1_SWDPDATA_MASK 0x4000 #define GC_PINMUX_EXITEN1_SWDPDATA_SIZE 0x1 #define GC_PINMUX_EXITEN1_SWDPDATA_DEFAULT 0x0 -#define GC_PINMUX_EXITEN1_SWDPDATA_OFFSET 0x2dc +#define GC_PINMUX_EXITEN1_SWDPDATA_OFFSET 0x2e4 #define GC_PINMUX_EXITEN1_VIO0_LSB 0x12 #define GC_PINMUX_EXITEN1_VIO0_MASK 0x40000 #define GC_PINMUX_EXITEN1_VIO0_SIZE 0x1 #define GC_PINMUX_EXITEN1_VIO0_DEFAULT 0x0 -#define GC_PINMUX_EXITEN1_VIO0_OFFSET 0x2dc +#define GC_PINMUX_EXITEN1_VIO0_OFFSET 0x2e4 #define GC_PINMUX_EXITEN1_VIO1_LSB 0x13 #define GC_PINMUX_EXITEN1_VIO1_MASK 0x80000 #define GC_PINMUX_EXITEN1_VIO1_SIZE 0x1 #define GC_PINMUX_EXITEN1_VIO1_DEFAULT 0x0 -#define GC_PINMUX_EXITEN1_VIO1_OFFSET 0x2dc +#define GC_PINMUX_EXITEN1_VIO1_OFFSET 0x2e4 #define GC_PINMUX_EXITEN1_TDO_LSB 0x17 #define GC_PINMUX_EXITEN1_TDO_MASK 0x800000 #define GC_PINMUX_EXITEN1_TDO_SIZE 0x1 #define GC_PINMUX_EXITEN1_TDO_DEFAULT 0x0 -#define GC_PINMUX_EXITEN1_TDO_OFFSET 0x2dc +#define GC_PINMUX_EXITEN1_TDO_OFFSET 0x2e4 #define GC_PINMUX_EXITEDGE0_DIOM0_LSB 0x0 #define GC_PINMUX_EXITEDGE0_DIOM0_MASK 0x1 #define GC_PINMUX_EXITEDGE0_DIOM0_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOM0_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOM0_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOM0_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOM1_LSB 0x1 #define GC_PINMUX_EXITEDGE0_DIOM1_MASK 0x2 #define GC_PINMUX_EXITEDGE0_DIOM1_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOM1_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOM1_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOM1_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOM2_LSB 0x2 #define GC_PINMUX_EXITEDGE0_DIOM2_MASK 0x4 #define GC_PINMUX_EXITEDGE0_DIOM2_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOM2_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOM2_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOM2_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOM3_LSB 0x3 #define GC_PINMUX_EXITEDGE0_DIOM3_MASK 0x8 #define GC_PINMUX_EXITEDGE0_DIOM3_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOM3_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOM3_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOM3_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOM4_LSB 0x4 #define GC_PINMUX_EXITEDGE0_DIOM4_MASK 0x10 #define GC_PINMUX_EXITEDGE0_DIOM4_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOM4_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOM4_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOM4_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOA0_LSB 0x5 #define GC_PINMUX_EXITEDGE0_DIOA0_MASK 0x20 #define GC_PINMUX_EXITEDGE0_DIOA0_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA0_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA0_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOA0_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOA1_LSB 0x6 #define GC_PINMUX_EXITEDGE0_DIOA1_MASK 0x40 #define GC_PINMUX_EXITEDGE0_DIOA1_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA1_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA1_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOA1_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOA2_LSB 0x7 #define GC_PINMUX_EXITEDGE0_DIOA2_MASK 0x80 #define GC_PINMUX_EXITEDGE0_DIOA2_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA2_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA2_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOA2_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOA3_LSB 0x8 #define GC_PINMUX_EXITEDGE0_DIOA3_MASK 0x100 #define GC_PINMUX_EXITEDGE0_DIOA3_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA3_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA3_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOA3_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOA4_LSB 0x9 #define GC_PINMUX_EXITEDGE0_DIOA4_MASK 0x200 #define GC_PINMUX_EXITEDGE0_DIOA4_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA4_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA4_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOA4_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOA5_LSB 0xa #define GC_PINMUX_EXITEDGE0_DIOA5_MASK 0x400 #define GC_PINMUX_EXITEDGE0_DIOA5_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA5_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA5_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOA5_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOA6_LSB 0xb #define GC_PINMUX_EXITEDGE0_DIOA6_MASK 0x800 #define GC_PINMUX_EXITEDGE0_DIOA6_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA6_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA6_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOA6_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOA7_LSB 0xc #define GC_PINMUX_EXITEDGE0_DIOA7_MASK 0x1000 #define GC_PINMUX_EXITEDGE0_DIOA7_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA7_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA7_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOA7_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOA8_LSB 0xd #define GC_PINMUX_EXITEDGE0_DIOA8_MASK 0x2000 #define GC_PINMUX_EXITEDGE0_DIOA8_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA8_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA8_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOA8_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOA9_LSB 0xe #define GC_PINMUX_EXITEDGE0_DIOA9_MASK 0x4000 #define GC_PINMUX_EXITEDGE0_DIOA9_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA9_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA9_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOA9_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOA10_LSB 0xf #define GC_PINMUX_EXITEDGE0_DIOA10_MASK 0x8000 #define GC_PINMUX_EXITEDGE0_DIOA10_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA10_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA10_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOA10_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOA11_LSB 0x10 #define GC_PINMUX_EXITEDGE0_DIOA11_MASK 0x10000 #define GC_PINMUX_EXITEDGE0_DIOA11_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA11_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA11_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOA11_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOA12_LSB 0x11 #define GC_PINMUX_EXITEDGE0_DIOA12_MASK 0x20000 #define GC_PINMUX_EXITEDGE0_DIOA12_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA12_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA12_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOA12_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOA13_LSB 0x12 #define GC_PINMUX_EXITEDGE0_DIOA13_MASK 0x40000 #define GC_PINMUX_EXITEDGE0_DIOA13_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA13_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA13_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOA13_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOA14_LSB 0x13 #define GC_PINMUX_EXITEDGE0_DIOA14_MASK 0x80000 #define GC_PINMUX_EXITEDGE0_DIOA14_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA14_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA14_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOA14_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOB0_LSB 0x14 #define GC_PINMUX_EXITEDGE0_DIOB0_MASK 0x100000 #define GC_PINMUX_EXITEDGE0_DIOB0_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB0_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB0_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOB0_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOB1_LSB 0x15 #define GC_PINMUX_EXITEDGE0_DIOB1_MASK 0x200000 #define GC_PINMUX_EXITEDGE0_DIOB1_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB1_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB1_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOB1_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOB2_LSB 0x16 #define GC_PINMUX_EXITEDGE0_DIOB2_MASK 0x400000 #define GC_PINMUX_EXITEDGE0_DIOB2_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB2_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB2_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOB2_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOB3_LSB 0x17 #define GC_PINMUX_EXITEDGE0_DIOB3_MASK 0x800000 #define GC_PINMUX_EXITEDGE0_DIOB3_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB3_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB3_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOB3_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOB4_LSB 0x18 #define GC_PINMUX_EXITEDGE0_DIOB4_MASK 0x1000000 #define GC_PINMUX_EXITEDGE0_DIOB4_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB4_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB4_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOB4_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOB5_LSB 0x19 #define GC_PINMUX_EXITEDGE0_DIOB5_MASK 0x2000000 #define GC_PINMUX_EXITEDGE0_DIOB5_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB5_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB5_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOB5_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOB6_LSB 0x1a #define GC_PINMUX_EXITEDGE0_DIOB6_MASK 0x4000000 #define GC_PINMUX_EXITEDGE0_DIOB6_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB6_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB6_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOB6_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOB7_LSB 0x1b #define GC_PINMUX_EXITEDGE0_DIOB7_MASK 0x8000000 #define GC_PINMUX_EXITEDGE0_DIOB7_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB7_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB7_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOB7_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE0_DIOB8_LSB 0x1c #define GC_PINMUX_EXITEDGE0_DIOB8_MASK 0x10000000 #define GC_PINMUX_EXITEDGE0_DIOB8_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB8_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB8_OFFSET 0x2e0 +#define GC_PINMUX_EXITEDGE0_DIOB8_OFFSET 0x2e8 #define GC_PINMUX_EXITEDGE1_RTCXOP_LSB 0xc #define GC_PINMUX_EXITEDGE1_RTCXOP_MASK 0x1000 #define GC_PINMUX_EXITEDGE1_RTCXOP_SIZE 0x1 #define GC_PINMUX_EXITEDGE1_RTCXOP_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE1_RTCXOP_OFFSET 0x2e4 +#define GC_PINMUX_EXITEDGE1_RTCXOP_OFFSET 0x2ec #define GC_PINMUX_EXITEDGE1_SWDPTRACE_LSB 0xd #define GC_PINMUX_EXITEDGE1_SWDPTRACE_MASK 0x2000 #define GC_PINMUX_EXITEDGE1_SWDPTRACE_SIZE 0x1 #define GC_PINMUX_EXITEDGE1_SWDPTRACE_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE1_SWDPTRACE_OFFSET 0x2e4 +#define GC_PINMUX_EXITEDGE1_SWDPTRACE_OFFSET 0x2ec #define GC_PINMUX_EXITEDGE1_SWDPDATA_LSB 0xe #define GC_PINMUX_EXITEDGE1_SWDPDATA_MASK 0x4000 #define GC_PINMUX_EXITEDGE1_SWDPDATA_SIZE 0x1 #define GC_PINMUX_EXITEDGE1_SWDPDATA_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE1_SWDPDATA_OFFSET 0x2e4 +#define GC_PINMUX_EXITEDGE1_SWDPDATA_OFFSET 0x2ec #define GC_PINMUX_EXITEDGE1_VIO0_LSB 0x12 #define GC_PINMUX_EXITEDGE1_VIO0_MASK 0x40000 #define GC_PINMUX_EXITEDGE1_VIO0_SIZE 0x1 #define GC_PINMUX_EXITEDGE1_VIO0_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE1_VIO0_OFFSET 0x2e4 +#define GC_PINMUX_EXITEDGE1_VIO0_OFFSET 0x2ec #define GC_PINMUX_EXITEDGE1_VIO1_LSB 0x13 #define GC_PINMUX_EXITEDGE1_VIO1_MASK 0x80000 #define GC_PINMUX_EXITEDGE1_VIO1_SIZE 0x1 #define GC_PINMUX_EXITEDGE1_VIO1_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE1_VIO1_OFFSET 0x2e4 +#define GC_PINMUX_EXITEDGE1_VIO1_OFFSET 0x2ec #define GC_PINMUX_EXITEDGE1_TDO_LSB 0x17 #define GC_PINMUX_EXITEDGE1_TDO_MASK 0x800000 #define GC_PINMUX_EXITEDGE1_TDO_SIZE 0x1 #define GC_PINMUX_EXITEDGE1_TDO_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE1_TDO_OFFSET 0x2e4 +#define GC_PINMUX_EXITEDGE1_TDO_OFFSET 0x2ec #define GC_PINMUX_EXITINV0_DIOM0_LSB 0x0 #define GC_PINMUX_EXITINV0_DIOM0_MASK 0x1 #define GC_PINMUX_EXITINV0_DIOM0_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOM0_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOM0_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOM0_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOM1_LSB 0x1 #define GC_PINMUX_EXITINV0_DIOM1_MASK 0x2 #define GC_PINMUX_EXITINV0_DIOM1_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOM1_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOM1_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOM1_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOM2_LSB 0x2 #define GC_PINMUX_EXITINV0_DIOM2_MASK 0x4 #define GC_PINMUX_EXITINV0_DIOM2_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOM2_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOM2_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOM2_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOM3_LSB 0x3 #define GC_PINMUX_EXITINV0_DIOM3_MASK 0x8 #define GC_PINMUX_EXITINV0_DIOM3_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOM3_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOM3_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOM3_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOM4_LSB 0x4 #define GC_PINMUX_EXITINV0_DIOM4_MASK 0x10 #define GC_PINMUX_EXITINV0_DIOM4_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOM4_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOM4_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOM4_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOA0_LSB 0x5 #define GC_PINMUX_EXITINV0_DIOA0_MASK 0x20 #define GC_PINMUX_EXITINV0_DIOA0_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA0_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA0_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOA0_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOA1_LSB 0x6 #define GC_PINMUX_EXITINV0_DIOA1_MASK 0x40 #define GC_PINMUX_EXITINV0_DIOA1_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA1_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA1_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOA1_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOA2_LSB 0x7 #define GC_PINMUX_EXITINV0_DIOA2_MASK 0x80 #define GC_PINMUX_EXITINV0_DIOA2_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA2_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA2_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOA2_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOA3_LSB 0x8 #define GC_PINMUX_EXITINV0_DIOA3_MASK 0x100 #define GC_PINMUX_EXITINV0_DIOA3_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA3_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA3_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOA3_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOA4_LSB 0x9 #define GC_PINMUX_EXITINV0_DIOA4_MASK 0x200 #define GC_PINMUX_EXITINV0_DIOA4_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA4_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA4_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOA4_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOA5_LSB 0xa #define GC_PINMUX_EXITINV0_DIOA5_MASK 0x400 #define GC_PINMUX_EXITINV0_DIOA5_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA5_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA5_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOA5_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOA6_LSB 0xb #define GC_PINMUX_EXITINV0_DIOA6_MASK 0x800 #define GC_PINMUX_EXITINV0_DIOA6_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA6_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA6_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOA6_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOA7_LSB 0xc #define GC_PINMUX_EXITINV0_DIOA7_MASK 0x1000 #define GC_PINMUX_EXITINV0_DIOA7_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA7_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA7_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOA7_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOA8_LSB 0xd #define GC_PINMUX_EXITINV0_DIOA8_MASK 0x2000 #define GC_PINMUX_EXITINV0_DIOA8_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA8_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA8_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOA8_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOA9_LSB 0xe #define GC_PINMUX_EXITINV0_DIOA9_MASK 0x4000 #define GC_PINMUX_EXITINV0_DIOA9_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA9_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA9_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOA9_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOA10_LSB 0xf #define GC_PINMUX_EXITINV0_DIOA10_MASK 0x8000 #define GC_PINMUX_EXITINV0_DIOA10_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA10_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA10_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOA10_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOA11_LSB 0x10 #define GC_PINMUX_EXITINV0_DIOA11_MASK 0x10000 #define GC_PINMUX_EXITINV0_DIOA11_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA11_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA11_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOA11_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOA12_LSB 0x11 #define GC_PINMUX_EXITINV0_DIOA12_MASK 0x20000 #define GC_PINMUX_EXITINV0_DIOA12_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA12_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA12_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOA12_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOA13_LSB 0x12 #define GC_PINMUX_EXITINV0_DIOA13_MASK 0x40000 #define GC_PINMUX_EXITINV0_DIOA13_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA13_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA13_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOA13_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOA14_LSB 0x13 #define GC_PINMUX_EXITINV0_DIOA14_MASK 0x80000 #define GC_PINMUX_EXITINV0_DIOA14_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA14_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA14_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOA14_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOB0_LSB 0x14 #define GC_PINMUX_EXITINV0_DIOB0_MASK 0x100000 #define GC_PINMUX_EXITINV0_DIOB0_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB0_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB0_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOB0_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOB1_LSB 0x15 #define GC_PINMUX_EXITINV0_DIOB1_MASK 0x200000 #define GC_PINMUX_EXITINV0_DIOB1_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB1_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB1_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOB1_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOB2_LSB 0x16 #define GC_PINMUX_EXITINV0_DIOB2_MASK 0x400000 #define GC_PINMUX_EXITINV0_DIOB2_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB2_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB2_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOB2_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOB3_LSB 0x17 #define GC_PINMUX_EXITINV0_DIOB3_MASK 0x800000 #define GC_PINMUX_EXITINV0_DIOB3_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB3_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB3_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOB3_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOB4_LSB 0x18 #define GC_PINMUX_EXITINV0_DIOB4_MASK 0x1000000 #define GC_PINMUX_EXITINV0_DIOB4_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB4_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB4_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOB4_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOB5_LSB 0x19 #define GC_PINMUX_EXITINV0_DIOB5_MASK 0x2000000 #define GC_PINMUX_EXITINV0_DIOB5_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB5_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB5_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOB5_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOB6_LSB 0x1a #define GC_PINMUX_EXITINV0_DIOB6_MASK 0x4000000 #define GC_PINMUX_EXITINV0_DIOB6_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB6_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB6_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOB6_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOB7_LSB 0x1b #define GC_PINMUX_EXITINV0_DIOB7_MASK 0x8000000 #define GC_PINMUX_EXITINV0_DIOB7_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB7_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB7_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOB7_OFFSET 0x2f0 #define GC_PINMUX_EXITINV0_DIOB8_LSB 0x1c #define GC_PINMUX_EXITINV0_DIOB8_MASK 0x10000000 #define GC_PINMUX_EXITINV0_DIOB8_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB8_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB8_OFFSET 0x2e8 +#define GC_PINMUX_EXITINV0_DIOB8_OFFSET 0x2f0 #define GC_PINMUX_EXITINV1_RTCXOP_LSB 0xc #define GC_PINMUX_EXITINV1_RTCXOP_MASK 0x1000 #define GC_PINMUX_EXITINV1_RTCXOP_SIZE 0x1 #define GC_PINMUX_EXITINV1_RTCXOP_DEFAULT 0x0 -#define GC_PINMUX_EXITINV1_RTCXOP_OFFSET 0x2ec +#define GC_PINMUX_EXITINV1_RTCXOP_OFFSET 0x2f4 #define GC_PINMUX_EXITINV1_SWDPTRACE_LSB 0xd #define GC_PINMUX_EXITINV1_SWDPTRACE_MASK 0x2000 #define GC_PINMUX_EXITINV1_SWDPTRACE_SIZE 0x1 #define GC_PINMUX_EXITINV1_SWDPTRACE_DEFAULT 0x0 -#define GC_PINMUX_EXITINV1_SWDPTRACE_OFFSET 0x2ec +#define GC_PINMUX_EXITINV1_SWDPTRACE_OFFSET 0x2f4 #define GC_PINMUX_EXITINV1_SWDPDATA_LSB 0xe #define GC_PINMUX_EXITINV1_SWDPDATA_MASK 0x4000 #define GC_PINMUX_EXITINV1_SWDPDATA_SIZE 0x1 #define GC_PINMUX_EXITINV1_SWDPDATA_DEFAULT 0x0 -#define GC_PINMUX_EXITINV1_SWDPDATA_OFFSET 0x2ec +#define GC_PINMUX_EXITINV1_SWDPDATA_OFFSET 0x2f4 #define GC_PINMUX_EXITINV1_VIO0_LSB 0x12 #define GC_PINMUX_EXITINV1_VIO0_MASK 0x40000 #define GC_PINMUX_EXITINV1_VIO0_SIZE 0x1 #define GC_PINMUX_EXITINV1_VIO0_DEFAULT 0x0 -#define GC_PINMUX_EXITINV1_VIO0_OFFSET 0x2ec +#define GC_PINMUX_EXITINV1_VIO0_OFFSET 0x2f4 #define GC_PINMUX_EXITINV1_VIO1_LSB 0x13 #define GC_PINMUX_EXITINV1_VIO1_MASK 0x80000 #define GC_PINMUX_EXITINV1_VIO1_SIZE 0x1 #define GC_PINMUX_EXITINV1_VIO1_DEFAULT 0x0 -#define GC_PINMUX_EXITINV1_VIO1_OFFSET 0x2ec +#define GC_PINMUX_EXITINV1_VIO1_OFFSET 0x2f4 #define GC_PINMUX_EXITINV1_TDO_LSB 0x17 #define GC_PINMUX_EXITINV1_TDO_MASK 0x800000 #define GC_PINMUX_EXITINV1_TDO_SIZE 0x1 #define GC_PINMUX_EXITINV1_TDO_DEFAULT 0x0 -#define GC_PINMUX_EXITINV1_TDO_OFFSET 0x2ec +#define GC_PINMUX_EXITINV1_TDO_OFFSET 0x2f4 #define GC_PMU_RESET_PORESETB1_LSB 0x0 #define GC_PMU_RESET_PORESETB1_MASK 0x1 #define GC_PMU_RESET_PORESETB1_SIZE 0x1 @@ -7959,1221 +8057,1236 @@ #define GC_PMU_CLRHOLDVREF_VHYSTCMP2_SIZE 0x1 #define GC_PMU_CLRHOLDVREF_VHYSTCMP2_DEFAULT 0x0 #define GC_PMU_CLRHOLDVREF_VHYSTCMP2_OFFSET 0x6c +#define GC_PMU_B_REG_DIG_CTRL_RBANK_SEL_LSB 0x0 +#define GC_PMU_B_REG_DIG_CTRL_RBANK_SEL_MASK 0x3 +#define GC_PMU_B_REG_DIG_CTRL_RBANK_SEL_SIZE 0x2 +#define GC_PMU_B_REG_DIG_CTRL_RBANK_SEL_DEFAULT 0x0 +#define GC_PMU_B_REG_DIG_CTRL_RBANK_SEL_OFFSET 0x74 +#define GC_PMU_B_REG_DIG_CTRL_SPARE_LSB 0x2 +#define GC_PMU_B_REG_DIG_CTRL_SPARE_MASK 0x3c +#define GC_PMU_B_REG_DIG_CTRL_SPARE_SIZE 0x4 +#define GC_PMU_B_REG_DIG_CTRL_SPARE_DEFAULT 0x0 +#define GC_PMU_B_REG_DIG_CTRL_SPARE_OFFSET 0x74 +#define GC_PMU_B_REG_DIG_LATCH_CTRL_WR_EN_LSB 0x0 +#define GC_PMU_B_REG_DIG_LATCH_CTRL_WR_EN_MASK 0x1 +#define GC_PMU_B_REG_DIG_LATCH_CTRL_WR_EN_SIZE 0x1 +#define GC_PMU_B_REG_DIG_LATCH_CTRL_WR_EN_DEFAULT 0x0 +#define GC_PMU_B_REG_DIG_LATCH_CTRL_WR_EN_OFFSET 0x78 #define GC_PMU_EXITPD_MASK_PD_EXIT_LSB 0x0 #define GC_PMU_EXITPD_MASK_PD_EXIT_MASK 0x1 #define GC_PMU_EXITPD_MASK_PD_EXIT_SIZE 0x1 #define GC_PMU_EXITPD_MASK_PD_EXIT_DEFAULT 0x1 -#define GC_PMU_EXITPD_MASK_PD_EXIT_OFFSET 0x7c +#define GC_PMU_EXITPD_MASK_PD_EXIT_OFFSET 0x84 #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER0_LSB 0x1 #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER0_MASK 0x2 #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER0_SIZE 0x1 #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER0_DEFAULT 0x1 -#define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER0_OFFSET 0x7c +#define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER0_OFFSET 0x84 #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER1_LSB 0x2 #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER1_MASK 0x4 #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER1_SIZE 0x1 #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER1_DEFAULT 0x1 -#define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER1_OFFSET 0x7c +#define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER1_OFFSET 0x84 #define GC_PMU_EXITPD_SRC_PD_EXIT_LSB 0x0 #define GC_PMU_EXITPD_SRC_PD_EXIT_MASK 0x1 #define GC_PMU_EXITPD_SRC_PD_EXIT_SIZE 0x1 #define GC_PMU_EXITPD_SRC_PD_EXIT_DEFAULT 0x0 -#define GC_PMU_EXITPD_SRC_PD_EXIT_OFFSET 0x80 +#define GC_PMU_EXITPD_SRC_PD_EXIT_OFFSET 0x88 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER0_LSB 0x1 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER0_MASK 0x2 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER0_SIZE 0x1 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER0_DEFAULT 0x0 -#define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER0_OFFSET 0x80 +#define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER0_OFFSET 0x88 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER1_LSB 0x2 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER1_MASK 0x4 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER1_SIZE 0x1 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER1_DEFAULT 0x0 -#define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER1_OFFSET 0x80 +#define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER1_OFFSET 0x88 #define GC_PMU_EXITPD_MON_PD_EXIT_LSB 0x0 #define GC_PMU_EXITPD_MON_PD_EXIT_MASK 0x1 #define GC_PMU_EXITPD_MON_PD_EXIT_SIZE 0x1 #define GC_PMU_EXITPD_MON_PD_EXIT_DEFAULT 0x0 -#define GC_PMU_EXITPD_MON_PD_EXIT_OFFSET 0x84 +#define GC_PMU_EXITPD_MON_PD_EXIT_OFFSET 0x8c #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER0_LSB 0x1 #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER0_MASK 0x2 #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER0_SIZE 0x1 #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER0_DEFAULT 0x0 -#define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER0_OFFSET 0x84 +#define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER0_OFFSET 0x8c #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER1_LSB 0x2 #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER1_MASK 0x4 #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER1_SIZE 0x1 #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER1_DEFAULT 0x0 -#define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER1_OFFSET 0x84 +#define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER1_OFFSET 0x8c #define GC_PMU_OSC_CTRL_XTL_READYB_LSB 0x0 #define GC_PMU_OSC_CTRL_XTL_READYB_MASK 0x1 #define GC_PMU_OSC_CTRL_XTL_READYB_SIZE 0x1 #define GC_PMU_OSC_CTRL_XTL_READYB_DEFAULT 0x1 -#define GC_PMU_OSC_CTRL_XTL_READYB_OFFSET 0x98 +#define GC_PMU_OSC_CTRL_XTL_READYB_OFFSET 0xa0 #define GC_PMU_OSC_CTRL_RC_TRIM_READYB_LSB 0x1 #define GC_PMU_OSC_CTRL_RC_TRIM_READYB_MASK 0x2 #define GC_PMU_OSC_CTRL_RC_TRIM_READYB_SIZE 0x1 #define GC_PMU_OSC_CTRL_RC_TRIM_READYB_DEFAULT 0x1 -#define GC_PMU_OSC_CTRL_RC_TRIM_READYB_OFFSET 0x98 +#define GC_PMU_OSC_CTRL_RC_TRIM_READYB_OFFSET 0xa0 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK0_LSB 0x0 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK0_MASK 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK0_SIZE 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK0_DEFAULT 0x1 -#define GC_PMU_MEMCLKSET_MEM_BANK_CLK0_OFFSET 0x9c +#define GC_PMU_MEMCLKSET_MEM_BANK_CLK0_OFFSET 0xa4 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK1_LSB 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK1_MASK 0x2 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK1_SIZE 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK1_DEFAULT 0x1 -#define GC_PMU_MEMCLKSET_MEM_BANK_CLK1_OFFSET 0x9c +#define GC_PMU_MEMCLKSET_MEM_BANK_CLK1_OFFSET 0xa4 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK2_LSB 0x2 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK2_MASK 0x4 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK2_SIZE 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK2_DEFAULT 0x1 -#define GC_PMU_MEMCLKSET_MEM_BANK_CLK2_OFFSET 0x9c +#define GC_PMU_MEMCLKSET_MEM_BANK_CLK2_OFFSET 0xa4 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK3_LSB 0x3 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK3_MASK 0x8 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK3_SIZE 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK3_DEFAULT 0x1 -#define GC_PMU_MEMCLKSET_MEM_BANK_CLK3_OFFSET 0x9c +#define GC_PMU_MEMCLKSET_MEM_BANK_CLK3_OFFSET 0xa4 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK4_LSB 0x4 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK4_MASK 0x10 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK4_SIZE 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK4_DEFAULT 0x1 -#define GC_PMU_MEMCLKSET_MEM_BANK_CLK4_OFFSET 0x9c +#define GC_PMU_MEMCLKSET_MEM_BANK_CLK4_OFFSET 0xa4 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK5_LSB 0x5 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK5_MASK 0x20 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK5_SIZE 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK5_DEFAULT 0x1 -#define GC_PMU_MEMCLKSET_MEM_BANK_CLK5_OFFSET 0x9c +#define GC_PMU_MEMCLKSET_MEM_BANK_CLK5_OFFSET 0xa4 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK6_LSB 0x6 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK6_MASK 0x40 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK6_SIZE 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK6_DEFAULT 0x1 -#define GC_PMU_MEMCLKSET_MEM_BANK_CLK6_OFFSET 0x9c +#define GC_PMU_MEMCLKSET_MEM_BANK_CLK6_OFFSET 0xa4 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK0_LSB 0x0 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK0_MASK 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK0_SIZE 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK0_DEFAULT 0x1 -#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK0_OFFSET 0xa0 +#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK0_OFFSET 0xa8 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK1_LSB 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK1_MASK 0x2 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK1_SIZE 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK1_DEFAULT 0x1 -#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK1_OFFSET 0xa0 +#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK1_OFFSET 0xa8 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK2_LSB 0x2 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK2_MASK 0x4 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK2_SIZE 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK2_DEFAULT 0x1 -#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK2_OFFSET 0xa0 +#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK2_OFFSET 0xa8 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK3_LSB 0x3 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK3_MASK 0x8 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK3_SIZE 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK3_DEFAULT 0x1 -#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK3_OFFSET 0xa0 +#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK3_OFFSET 0xa8 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK4_LSB 0x4 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK4_MASK 0x10 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK4_SIZE 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK4_DEFAULT 0x1 -#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK4_OFFSET 0xa0 +#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK4_OFFSET 0xa8 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK5_LSB 0x5 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK5_MASK 0x20 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK5_SIZE 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK5_DEFAULT 0x1 -#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK5_OFFSET 0xa0 +#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK5_OFFSET 0xa8 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK6_LSB 0x6 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK6_MASK 0x40 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK6_SIZE 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK6_DEFAULT 0x1 -#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK6_OFFSET 0xa0 +#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK6_OFFSET 0xa8 #define GC_PMU_PERICLKSET0_DAES0_LSB 0x0 #define GC_PMU_PERICLKSET0_DAES0_MASK 0x1 #define GC_PMU_PERICLKSET0_DAES0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DAES0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DAES0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DAES0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DAES1_LSB 0x1 #define GC_PMU_PERICLKSET0_DAES1_MASK 0x2 #define GC_PMU_PERICLKSET0_DAES1_SIZE 0x1 #define GC_PMU_PERICLKSET0_DAES1_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DAES1_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DAES1_OFFSET 0xac #define GC_PMU_PERICLKSET0_DCAMO0_LSB 0x2 #define GC_PMU_PERICLKSET0_DCAMO0_MASK 0x4 #define GC_PMU_PERICLKSET0_DCAMO0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DCAMO0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DCAMO0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DCAMO0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DFLASH0_LSB 0x3 #define GC_PMU_PERICLKSET0_DFLASH0_MASK 0x8 #define GC_PMU_PERICLKSET0_DFLASH0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DFLASH0_DEFAULT 0x1 -#define GC_PMU_PERICLKSET0_DFLASH0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DFLASH0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DGPIO0_LSB 0x4 #define GC_PMU_PERICLKSET0_DGPIO0_MASK 0x10 #define GC_PMU_PERICLKSET0_DGPIO0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DGPIO0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DGPIO0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DGPIO0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DGPIO1_LSB 0x5 #define GC_PMU_PERICLKSET0_DGPIO1_MASK 0x20 #define GC_PMU_PERICLKSET0_DGPIO1_SIZE 0x1 #define GC_PMU_PERICLKSET0_DGPIO1_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DGPIO1_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DGPIO1_OFFSET 0xac #define GC_PMU_PERICLKSET0_DI2C0_LSB 0x6 #define GC_PMU_PERICLKSET0_DI2C0_MASK 0x40 #define GC_PMU_PERICLKSET0_DI2C0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DI2C0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DI2C0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DI2C0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DI2C1_LSB 0x7 #define GC_PMU_PERICLKSET0_DI2C1_MASK 0x80 #define GC_PMU_PERICLKSET0_DI2C1_SIZE 0x1 #define GC_PMU_PERICLKSET0_DI2C1_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DI2C1_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DI2C1_OFFSET 0xac #define GC_PMU_PERICLKSET0_DI2CS0_LSB 0x8 #define GC_PMU_PERICLKSET0_DI2CS0_MASK 0x100 #define GC_PMU_PERICLKSET0_DI2CS0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DI2CS0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DI2CS0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DI2CS0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DMAU_LSB 0x9 #define GC_PMU_PERICLKSET0_DMAU_MASK 0x200 #define GC_PMU_PERICLKSET0_DMAU_SIZE 0x1 #define GC_PMU_PERICLKSET0_DMAU_DEFAULT 0x1 -#define GC_PMU_PERICLKSET0_DMAU_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DMAU_OFFSET 0xac #define GC_PMU_PERICLKSET0_DPAU_LSB 0xa #define GC_PMU_PERICLKSET0_DPAU_MASK 0x400 #define GC_PMU_PERICLKSET0_DPAU_SIZE 0x1 #define GC_PMU_PERICLKSET0_DPAU_DEFAULT 0x1 -#define GC_PMU_PERICLKSET0_DPAU_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DPAU_OFFSET 0xac #define GC_PMU_PERICLKSET0_DPINMUX_LSB 0xb #define GC_PMU_PERICLKSET0_DPINMUX_MASK 0x800 #define GC_PMU_PERICLKSET0_DPINMUX_SIZE 0x1 #define GC_PMU_PERICLKSET0_DPINMUX_DEFAULT 0x1 -#define GC_PMU_PERICLKSET0_DPINMUX_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DPINMUX_OFFSET 0xac #define GC_PMU_PERICLKSET0_DPMU_LSB 0xc #define GC_PMU_PERICLKSET0_DPMU_MASK 0x1000 #define GC_PMU_PERICLKSET0_DPMU_SIZE 0x1 #define GC_PMU_PERICLKSET0_DPMU_DEFAULT 0x1 -#define GC_PMU_PERICLKSET0_DPMU_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DPMU_OFFSET 0xac #define GC_PMU_PERICLKSET0_DRBOX0_LSB 0xd #define GC_PMU_PERICLKSET0_DRBOX0_MASK 0x2000 #define GC_PMU_PERICLKSET0_DRBOX0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DRBOX0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DRBOX0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DRBOX0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DRTC0_LSB 0xe #define GC_PMU_PERICLKSET0_DRTC0_MASK 0x4000 #define GC_PMU_PERICLKSET0_DRTC0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DRTC0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DRTC0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DRTC0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DSHA0_LSB 0xf #define GC_PMU_PERICLKSET0_DSHA0_MASK 0x8000 #define GC_PMU_PERICLKSET0_DSHA0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DSHA0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DSHA0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DSHA0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DSPI0_LSB 0x10 #define GC_PMU_PERICLKSET0_DSPI0_MASK 0x10000 #define GC_PMU_PERICLKSET0_DSPI0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DSPI0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DSPI0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DSPI0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DSPS0_LSB 0x11 #define GC_PMU_PERICLKSET0_DSPS0_MASK 0x20000 #define GC_PMU_PERICLKSET0_DSPS0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DSPS0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DSPS0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DSPS0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DSWDP0_LSB 0x12 #define GC_PMU_PERICLKSET0_DSWDP0_MASK 0x40000 #define GC_PMU_PERICLKSET0_DSWDP0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DSWDP0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DSWDP0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DSWDP0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DTEMP0_LSB 0x13 #define GC_PMU_PERICLKSET0_DTEMP0_MASK 0x80000 #define GC_PMU_PERICLKSET0_DTEMP0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DTEMP0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DTEMP0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DTEMP0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DTIMEHS0_LSB 0x14 #define GC_PMU_PERICLKSET0_DTIMEHS0_MASK 0x100000 #define GC_PMU_PERICLKSET0_DTIMEHS0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DTIMEHS0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DTIMEHS0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DTIMEHS0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DTIMEHS1_LSB 0x15 #define GC_PMU_PERICLKSET0_DTIMEHS1_MASK 0x200000 #define GC_PMU_PERICLKSET0_DTIMEHS1_SIZE 0x1 #define GC_PMU_PERICLKSET0_DTIMEHS1_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DTIMEHS1_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DTIMEHS1_OFFSET 0xac #define GC_PMU_PERICLKSET0_DTIMELS0_LSB 0x16 #define GC_PMU_PERICLKSET0_DTIMELS0_MASK 0x400000 #define GC_PMU_PERICLKSET0_DTIMELS0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DTIMELS0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DTIMELS0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DTIMELS0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DTRNG0_LSB 0x17 #define GC_PMU_PERICLKSET0_DTRNG0_MASK 0x800000 #define GC_PMU_PERICLKSET0_DTRNG0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DTRNG0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DTRNG0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DTRNG0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DUART0_LSB 0x18 #define GC_PMU_PERICLKSET0_DUART0_MASK 0x1000000 #define GC_PMU_PERICLKSET0_DUART0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DUART0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DUART0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DUART0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DUART1_LSB 0x19 #define GC_PMU_PERICLKSET0_DUART1_MASK 0x2000000 #define GC_PMU_PERICLKSET0_DUART1_SIZE 0x1 #define GC_PMU_PERICLKSET0_DUART1_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DUART1_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DUART1_OFFSET 0xac #define GC_PMU_PERICLKSET0_DUART2_LSB 0x1a #define GC_PMU_PERICLKSET0_DUART2_MASK 0x4000000 #define GC_PMU_PERICLKSET0_DUART2_SIZE 0x1 #define GC_PMU_PERICLKSET0_DUART2_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DUART2_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DUART2_OFFSET 0xac #define GC_PMU_PERICLKSET0_DUSB0_LSB 0x1b #define GC_PMU_PERICLKSET0_DUSB0_MASK 0x8000000 #define GC_PMU_PERICLKSET0_DUSB0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DUSB0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DUSB0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DUSB0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DUSB0_USB_PHY_LSB 0x1c #define GC_PMU_PERICLKSET0_DUSB0_USB_PHY_MASK 0x10000000 #define GC_PMU_PERICLKSET0_DUSB0_USB_PHY_SIZE 0x1 #define GC_PMU_PERICLKSET0_DUSB0_USB_PHY_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DUSB0_USB_PHY_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DUSB0_USB_PHY_OFFSET 0xac #define GC_PMU_PERICLKSET0_DWATCHDOG0_LSB 0x1d #define GC_PMU_PERICLKSET0_DWATCHDOG0_MASK 0x20000000 #define GC_PMU_PERICLKSET0_DWATCHDOG0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DWATCHDOG0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DWATCHDOG0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DWATCHDOG0_OFFSET 0xac #define GC_PMU_PERICLKSET0_DXO0_LSB 0x1e #define GC_PMU_PERICLKSET0_DXO0_MASK 0x40000000 #define GC_PMU_PERICLKSET0_DXO0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DXO0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DXO0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_DXO0_OFFSET 0xac #define GC_PMU_PERICLKSET0_PERI0_LSB 0x1f #define GC_PMU_PERICLKSET0_PERI0_MASK 0x80000000 #define GC_PMU_PERICLKSET0_PERI0_SIZE 0x1 #define GC_PMU_PERICLKSET0_PERI0_DEFAULT 0x1 -#define GC_PMU_PERICLKSET0_PERI0_OFFSET 0xa4 +#define GC_PMU_PERICLKSET0_PERI0_OFFSET 0xac #define GC_PMU_PERICLKCLR0_DAES0_LSB 0x0 #define GC_PMU_PERICLKCLR0_DAES0_MASK 0x1 #define GC_PMU_PERICLKCLR0_DAES0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DAES0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DAES0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DAES0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DAES1_LSB 0x1 #define GC_PMU_PERICLKCLR0_DAES1_MASK 0x2 #define GC_PMU_PERICLKCLR0_DAES1_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DAES1_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DAES1_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DAES1_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DCAMO0_LSB 0x2 #define GC_PMU_PERICLKCLR0_DCAMO0_MASK 0x4 #define GC_PMU_PERICLKCLR0_DCAMO0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DCAMO0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DCAMO0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DCAMO0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DFLASH0_LSB 0x3 #define GC_PMU_PERICLKCLR0_DFLASH0_MASK 0x8 #define GC_PMU_PERICLKCLR0_DFLASH0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DFLASH0_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR0_DFLASH0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DFLASH0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DGPIO0_LSB 0x4 #define GC_PMU_PERICLKCLR0_DGPIO0_MASK 0x10 #define GC_PMU_PERICLKCLR0_DGPIO0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DGPIO0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DGPIO0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DGPIO0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DGPIO1_LSB 0x5 #define GC_PMU_PERICLKCLR0_DGPIO1_MASK 0x20 #define GC_PMU_PERICLKCLR0_DGPIO1_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DGPIO1_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DGPIO1_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DGPIO1_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DI2C0_LSB 0x6 #define GC_PMU_PERICLKCLR0_DI2C0_MASK 0x40 #define GC_PMU_PERICLKCLR0_DI2C0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DI2C0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DI2C0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DI2C0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DI2C1_LSB 0x7 #define GC_PMU_PERICLKCLR0_DI2C1_MASK 0x80 #define GC_PMU_PERICLKCLR0_DI2C1_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DI2C1_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DI2C1_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DI2C1_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DI2CS0_LSB 0x8 #define GC_PMU_PERICLKCLR0_DI2CS0_MASK 0x100 #define GC_PMU_PERICLKCLR0_DI2CS0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DI2CS0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DI2CS0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DI2CS0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DMAU_LSB 0x9 #define GC_PMU_PERICLKCLR0_DMAU_MASK 0x200 #define GC_PMU_PERICLKCLR0_DMAU_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DMAU_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR0_DMAU_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DMAU_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DPAU_LSB 0xa #define GC_PMU_PERICLKCLR0_DPAU_MASK 0x400 #define GC_PMU_PERICLKCLR0_DPAU_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DPAU_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR0_DPAU_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DPAU_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DPINMUX_LSB 0xb #define GC_PMU_PERICLKCLR0_DPINMUX_MASK 0x800 #define GC_PMU_PERICLKCLR0_DPINMUX_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DPINMUX_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR0_DPINMUX_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DPINMUX_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DPMU_LSB 0xc #define GC_PMU_PERICLKCLR0_DPMU_MASK 0x1000 #define GC_PMU_PERICLKCLR0_DPMU_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DPMU_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR0_DPMU_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DPMU_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DRBOX0_LSB 0xd #define GC_PMU_PERICLKCLR0_DRBOX0_MASK 0x2000 #define GC_PMU_PERICLKCLR0_DRBOX0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DRBOX0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DRBOX0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DRBOX0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DRTC0_LSB 0xe #define GC_PMU_PERICLKCLR0_DRTC0_MASK 0x4000 #define GC_PMU_PERICLKCLR0_DRTC0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DRTC0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DRTC0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DRTC0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DSHA0_LSB 0xf #define GC_PMU_PERICLKCLR0_DSHA0_MASK 0x8000 #define GC_PMU_PERICLKCLR0_DSHA0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DSHA0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DSHA0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DSHA0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DSPI0_LSB 0x10 #define GC_PMU_PERICLKCLR0_DSPI0_MASK 0x10000 #define GC_PMU_PERICLKCLR0_DSPI0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DSPI0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DSPI0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DSPI0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DSPS0_LSB 0x11 #define GC_PMU_PERICLKCLR0_DSPS0_MASK 0x20000 #define GC_PMU_PERICLKCLR0_DSPS0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DSPS0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DSPS0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DSPS0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DSWDP0_LSB 0x12 #define GC_PMU_PERICLKCLR0_DSWDP0_MASK 0x40000 #define GC_PMU_PERICLKCLR0_DSWDP0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DSWDP0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DSWDP0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DSWDP0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DTEMP0_LSB 0x13 #define GC_PMU_PERICLKCLR0_DTEMP0_MASK 0x80000 #define GC_PMU_PERICLKCLR0_DTEMP0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DTEMP0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DTEMP0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DTEMP0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DTIMEHS0_LSB 0x14 #define GC_PMU_PERICLKCLR0_DTIMEHS0_MASK 0x100000 #define GC_PMU_PERICLKCLR0_DTIMEHS0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DTIMEHS0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DTIMEHS0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DTIMEHS0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DTIMEHS1_LSB 0x15 #define GC_PMU_PERICLKCLR0_DTIMEHS1_MASK 0x200000 #define GC_PMU_PERICLKCLR0_DTIMEHS1_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DTIMEHS1_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DTIMEHS1_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DTIMEHS1_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DTIMELS0_LSB 0x16 #define GC_PMU_PERICLKCLR0_DTIMELS0_MASK 0x400000 #define GC_PMU_PERICLKCLR0_DTIMELS0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DTIMELS0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DTIMELS0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DTIMELS0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DTRNG0_LSB 0x17 #define GC_PMU_PERICLKCLR0_DTRNG0_MASK 0x800000 #define GC_PMU_PERICLKCLR0_DTRNG0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DTRNG0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DTRNG0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DTRNG0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DUART0_LSB 0x18 #define GC_PMU_PERICLKCLR0_DUART0_MASK 0x1000000 #define GC_PMU_PERICLKCLR0_DUART0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DUART0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DUART0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DUART0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DUART1_LSB 0x19 #define GC_PMU_PERICLKCLR0_DUART1_MASK 0x2000000 #define GC_PMU_PERICLKCLR0_DUART1_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DUART1_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DUART1_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DUART1_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DUART2_LSB 0x1a #define GC_PMU_PERICLKCLR0_DUART2_MASK 0x4000000 #define GC_PMU_PERICLKCLR0_DUART2_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DUART2_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DUART2_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DUART2_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DUSB0_LSB 0x1b #define GC_PMU_PERICLKCLR0_DUSB0_MASK 0x8000000 #define GC_PMU_PERICLKCLR0_DUSB0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DUSB0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DUSB0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DUSB0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DUSB0_USB_PHY_LSB 0x1c #define GC_PMU_PERICLKCLR0_DUSB0_USB_PHY_MASK 0x10000000 #define GC_PMU_PERICLKCLR0_DUSB0_USB_PHY_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DUSB0_USB_PHY_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DUSB0_USB_PHY_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DUSB0_USB_PHY_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DWATCHDOG0_LSB 0x1d #define GC_PMU_PERICLKCLR0_DWATCHDOG0_MASK 0x20000000 #define GC_PMU_PERICLKCLR0_DWATCHDOG0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DWATCHDOG0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DWATCHDOG0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DWATCHDOG0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_DXO0_LSB 0x1e #define GC_PMU_PERICLKCLR0_DXO0_MASK 0x40000000 #define GC_PMU_PERICLKCLR0_DXO0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DXO0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DXO0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_DXO0_OFFSET 0xb0 #define GC_PMU_PERICLKCLR0_PERI0_LSB 0x1f #define GC_PMU_PERICLKCLR0_PERI0_MASK 0x80000000 #define GC_PMU_PERICLKCLR0_PERI0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_PERI0_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR0_PERI0_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR0_PERI0_OFFSET 0xb0 #define GC_PMU_PERICLKSET1_PERI1_LSB 0x0 #define GC_PMU_PERICLKSET1_PERI1_MASK 0x1 #define GC_PMU_PERICLKSET1_PERI1_SIZE 0x1 #define GC_PMU_PERICLKSET1_PERI1_DEFAULT 0x1 -#define GC_PMU_PERICLKSET1_PERI1_OFFSET 0xac +#define GC_PMU_PERICLKSET1_PERI1_OFFSET 0xb4 #define GC_PMU_PERICLKSET1_PERI_MATRIX_LSB 0x1 #define GC_PMU_PERICLKSET1_PERI_MATRIX_MASK 0x2 #define GC_PMU_PERICLKSET1_PERI_MATRIX_SIZE 0x1 #define GC_PMU_PERICLKSET1_PERI_MATRIX_DEFAULT 0x1 -#define GC_PMU_PERICLKSET1_PERI_MATRIX_OFFSET 0xac +#define GC_PMU_PERICLKSET1_PERI_MATRIX_OFFSET 0xb4 #define GC_PMU_PERICLKCLR1_PERI1_LSB 0x0 #define GC_PMU_PERICLKCLR1_PERI1_MASK 0x1 #define GC_PMU_PERICLKCLR1_PERI1_SIZE 0x1 #define GC_PMU_PERICLKCLR1_PERI1_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR1_PERI1_OFFSET 0xb0 +#define GC_PMU_PERICLKCLR1_PERI1_OFFSET 0xb8 #define GC_PMU_PERICLKCLR1_PERI_MATRIX_LSB 0x1 #define GC_PMU_PERICLKCLR1_PERI_MATRIX_MASK 0x2 #define GC_PMU_PERICLKCLR1_PERI_MATRIX_SIZE 0x1 #define GC_PMU_PERICLKCLR1_PERI_MATRIX_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR1_PERI_MATRIX_OFFSET 0xb0 +#define GC_PMU_PERICLKCLR1_PERI_MATRIX_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPSET0_DAES0_LSB 0x0 #define GC_PMU_PERIGATEONSLEEPSET0_DAES0_MASK 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DAES0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DAES0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DAES0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DAES0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DAES1_LSB 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DAES1_MASK 0x2 #define GC_PMU_PERIGATEONSLEEPSET0_DAES1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DAES1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DAES1_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DAES1_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DCAMO0_LSB 0x2 #define GC_PMU_PERIGATEONSLEEPSET0_DCAMO0_MASK 0x4 #define GC_PMU_PERIGATEONSLEEPSET0_DCAMO0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DCAMO0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DCAMO0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DCAMO0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DFLASH0_LSB 0x3 #define GC_PMU_PERIGATEONSLEEPSET0_DFLASH0_MASK 0x8 #define GC_PMU_PERIGATEONSLEEPSET0_DFLASH0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DFLASH0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DFLASH0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DFLASH0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO0_LSB 0x4 #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO0_MASK 0x10 #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DGPIO0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DGPIO0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO1_LSB 0x5 #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO1_MASK 0x20 #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DGPIO1_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DGPIO1_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DI2C0_LSB 0x6 #define GC_PMU_PERIGATEONSLEEPSET0_DI2C0_MASK 0x40 #define GC_PMU_PERIGATEONSLEEPSET0_DI2C0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DI2C0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DI2C0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DI2C0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DI2C1_LSB 0x7 #define GC_PMU_PERIGATEONSLEEPSET0_DI2C1_MASK 0x80 #define GC_PMU_PERIGATEONSLEEPSET0_DI2C1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DI2C1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DI2C1_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DI2C1_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DI2CS0_LSB 0x8 #define GC_PMU_PERIGATEONSLEEPSET0_DI2CS0_MASK 0x100 #define GC_PMU_PERIGATEONSLEEPSET0_DI2CS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DI2CS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DI2CS0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DI2CS0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DMAU_LSB 0x9 #define GC_PMU_PERIGATEONSLEEPSET0_DMAU_MASK 0x200 #define GC_PMU_PERIGATEONSLEEPSET0_DMAU_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DMAU_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET0_DMAU_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DMAU_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DPAU_LSB 0xa #define GC_PMU_PERIGATEONSLEEPSET0_DPAU_MASK 0x400 #define GC_PMU_PERIGATEONSLEEPSET0_DPAU_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DPAU_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET0_DPAU_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DPAU_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DPINMUX_LSB 0xb #define GC_PMU_PERIGATEONSLEEPSET0_DPINMUX_MASK 0x800 #define GC_PMU_PERIGATEONSLEEPSET0_DPINMUX_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DPINMUX_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET0_DPINMUX_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DPINMUX_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DPMU_LSB 0xc #define GC_PMU_PERIGATEONSLEEPSET0_DPMU_MASK 0x1000 #define GC_PMU_PERIGATEONSLEEPSET0_DPMU_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DPMU_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DPMU_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DPMU_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DRBOX0_LSB 0xd #define GC_PMU_PERIGATEONSLEEPSET0_DRBOX0_MASK 0x2000 #define GC_PMU_PERIGATEONSLEEPSET0_DRBOX0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DRBOX0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DRBOX0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DRBOX0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DRTC0_LSB 0xe #define GC_PMU_PERIGATEONSLEEPSET0_DRTC0_MASK 0x4000 #define GC_PMU_PERIGATEONSLEEPSET0_DRTC0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DRTC0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET0_DRTC0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DRTC0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DSHA0_LSB 0xf #define GC_PMU_PERIGATEONSLEEPSET0_DSHA0_MASK 0x8000 #define GC_PMU_PERIGATEONSLEEPSET0_DSHA0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DSHA0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DSHA0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DSHA0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DSPI0_LSB 0x10 #define GC_PMU_PERIGATEONSLEEPSET0_DSPI0_MASK 0x10000 #define GC_PMU_PERIGATEONSLEEPSET0_DSPI0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DSPI0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DSPI0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DSPI0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DSPS0_LSB 0x11 #define GC_PMU_PERIGATEONSLEEPSET0_DSPS0_MASK 0x20000 #define GC_PMU_PERIGATEONSLEEPSET0_DSPS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DSPS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DSPS0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DSPS0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DSWDP0_LSB 0x12 #define GC_PMU_PERIGATEONSLEEPSET0_DSWDP0_MASK 0x40000 #define GC_PMU_PERIGATEONSLEEPSET0_DSWDP0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DSWDP0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET0_DSWDP0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DSWDP0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DTEMP0_LSB 0x13 #define GC_PMU_PERIGATEONSLEEPSET0_DTEMP0_MASK 0x80000 #define GC_PMU_PERIGATEONSLEEPSET0_DTEMP0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DTEMP0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DTEMP0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DTEMP0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS0_LSB 0x14 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS0_MASK 0x100000 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS1_LSB 0x15 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS1_MASK 0x200000 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS1_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS1_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DTIMELS0_LSB 0x16 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMELS0_MASK 0x400000 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMELS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMELS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DTIMELS0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DTIMELS0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DTRNG0_LSB 0x17 #define GC_PMU_PERIGATEONSLEEPSET0_DTRNG0_MASK 0x800000 #define GC_PMU_PERIGATEONSLEEPSET0_DTRNG0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DTRNG0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DTRNG0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DTRNG0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DUART0_LSB 0x18 #define GC_PMU_PERIGATEONSLEEPSET0_DUART0_MASK 0x1000000 #define GC_PMU_PERIGATEONSLEEPSET0_DUART0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DUART0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DUART0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DUART0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DUART1_LSB 0x19 #define GC_PMU_PERIGATEONSLEEPSET0_DUART1_MASK 0x2000000 #define GC_PMU_PERIGATEONSLEEPSET0_DUART1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DUART1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DUART1_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DUART1_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DUART2_LSB 0x1a #define GC_PMU_PERIGATEONSLEEPSET0_DUART2_MASK 0x4000000 #define GC_PMU_PERIGATEONSLEEPSET0_DUART2_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DUART2_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DUART2_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DUART2_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_LSB 0x1b #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_MASK 0x8000000 #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_USB_PHY_LSB 0x1c #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_USB_PHY_MASK 0x10000000 #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_USB_PHY_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_USB_PHY_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_USB_PHY_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_USB_PHY_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DWATCHDOG0_LSB 0x1d #define GC_PMU_PERIGATEONSLEEPSET0_DWATCHDOG0_MASK 0x20000000 #define GC_PMU_PERIGATEONSLEEPSET0_DWATCHDOG0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DWATCHDOG0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DWATCHDOG0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DWATCHDOG0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_DXO0_LSB 0x1e #define GC_PMU_PERIGATEONSLEEPSET0_DXO0_MASK 0x40000000 #define GC_PMU_PERIGATEONSLEEPSET0_DXO0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DXO0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET0_DXO0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_DXO0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET0_PERI0_LSB 0x1f #define GC_PMU_PERIGATEONSLEEPSET0_PERI0_MASK 0x80000000 #define GC_PMU_PERIGATEONSLEEPSET0_PERI0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_PERI0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET0_PERI0_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET0_PERI0_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPCLR0_DAES0_LSB 0x0 #define GC_PMU_PERIGATEONSLEEPCLR0_DAES0_MASK 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DAES0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DAES0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DAES0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DAES0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DAES1_LSB 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DAES1_MASK 0x2 #define GC_PMU_PERIGATEONSLEEPCLR0_DAES1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DAES1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DAES1_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DAES1_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DCAMO0_LSB 0x2 #define GC_PMU_PERIGATEONSLEEPCLR0_DCAMO0_MASK 0x4 #define GC_PMU_PERIGATEONSLEEPCLR0_DCAMO0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DCAMO0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DCAMO0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DCAMO0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DFLASH0_LSB 0x3 #define GC_PMU_PERIGATEONSLEEPCLR0_DFLASH0_MASK 0x8 #define GC_PMU_PERIGATEONSLEEPCLR0_DFLASH0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DFLASH0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DFLASH0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DFLASH0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO0_LSB 0x4 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO0_MASK 0x10 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO1_LSB 0x5 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO1_MASK 0x20 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO1_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO1_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C0_LSB 0x6 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C0_MASK 0x40 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DI2C0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DI2C0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C1_LSB 0x7 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C1_MASK 0x80 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DI2C1_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DI2C1_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2CS0_LSB 0x8 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2CS0_MASK 0x100 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2CS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2CS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DI2CS0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DI2CS0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DMAU_LSB 0x9 #define GC_PMU_PERIGATEONSLEEPCLR0_DMAU_MASK 0x200 #define GC_PMU_PERIGATEONSLEEPCLR0_DMAU_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DMAU_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR0_DMAU_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DMAU_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DPAU_LSB 0xa #define GC_PMU_PERIGATEONSLEEPCLR0_DPAU_MASK 0x400 #define GC_PMU_PERIGATEONSLEEPCLR0_DPAU_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DPAU_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR0_DPAU_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DPAU_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DPINMUX_LSB 0xb #define GC_PMU_PERIGATEONSLEEPCLR0_DPINMUX_MASK 0x800 #define GC_PMU_PERIGATEONSLEEPCLR0_DPINMUX_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DPINMUX_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR0_DPINMUX_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DPINMUX_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DPMU_LSB 0xc #define GC_PMU_PERIGATEONSLEEPCLR0_DPMU_MASK 0x1000 #define GC_PMU_PERIGATEONSLEEPCLR0_DPMU_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DPMU_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DPMU_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DPMU_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DRBOX0_LSB 0xd #define GC_PMU_PERIGATEONSLEEPCLR0_DRBOX0_MASK 0x2000 #define GC_PMU_PERIGATEONSLEEPCLR0_DRBOX0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DRBOX0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DRBOX0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DRBOX0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DRTC0_LSB 0xe #define GC_PMU_PERIGATEONSLEEPCLR0_DRTC0_MASK 0x4000 #define GC_PMU_PERIGATEONSLEEPCLR0_DRTC0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DRTC0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR0_DRTC0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DRTC0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DSHA0_LSB 0xf #define GC_PMU_PERIGATEONSLEEPCLR0_DSHA0_MASK 0x8000 #define GC_PMU_PERIGATEONSLEEPCLR0_DSHA0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DSHA0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DSHA0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DSHA0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPI0_LSB 0x10 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPI0_MASK 0x10000 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPI0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPI0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DSPI0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DSPI0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPS0_LSB 0x11 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPS0_MASK 0x20000 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DSPS0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DSPS0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DSWDP0_LSB 0x12 #define GC_PMU_PERIGATEONSLEEPCLR0_DSWDP0_MASK 0x40000 #define GC_PMU_PERIGATEONSLEEPCLR0_DSWDP0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DSWDP0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR0_DSWDP0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DSWDP0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DTEMP0_LSB 0x13 #define GC_PMU_PERIGATEONSLEEPCLR0_DTEMP0_MASK 0x80000 #define GC_PMU_PERIGATEONSLEEPCLR0_DTEMP0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DTEMP0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DTEMP0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DTEMP0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS0_LSB 0x14 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS0_MASK 0x100000 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS1_LSB 0x15 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS1_MASK 0x200000 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS1_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS1_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMELS0_LSB 0x16 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMELS0_MASK 0x400000 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMELS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMELS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DTIMELS0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DTIMELS0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DTRNG0_LSB 0x17 #define GC_PMU_PERIGATEONSLEEPCLR0_DTRNG0_MASK 0x800000 #define GC_PMU_PERIGATEONSLEEPCLR0_DTRNG0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DTRNG0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DTRNG0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DTRNG0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART0_LSB 0x18 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART0_MASK 0x1000000 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DUART0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DUART0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART1_LSB 0x19 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART1_MASK 0x2000000 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DUART1_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DUART1_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART2_LSB 0x1a #define GC_PMU_PERIGATEONSLEEPCLR0_DUART2_MASK 0x4000000 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART2_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART2_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DUART2_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DUART2_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_LSB 0x1b #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_MASK 0x8000000 #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_USB_PHY_LSB 0x1c #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_USB_PHY_MASK 0x10000000 #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_USB_PHY_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_USB_PHY_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_USB_PHY_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_USB_PHY_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DWATCHDOG0_LSB 0x1d #define GC_PMU_PERIGATEONSLEEPCLR0_DWATCHDOG0_MASK 0x20000000 #define GC_PMU_PERIGATEONSLEEPCLR0_DWATCHDOG0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DWATCHDOG0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DWATCHDOG0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DWATCHDOG0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_DXO0_LSB 0x1e #define GC_PMU_PERIGATEONSLEEPCLR0_DXO0_MASK 0x40000000 #define GC_PMU_PERIGATEONSLEEPCLR0_DXO0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DXO0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR0_DXO0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_DXO0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR0_PERI0_LSB 0x1f #define GC_PMU_PERIGATEONSLEEPCLR0_PERI0_MASK 0x80000000 #define GC_PMU_PERIGATEONSLEEPCLR0_PERI0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_PERI0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR0_PERI0_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR0_PERI0_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPSET1_PERI1_LSB 0x0 #define GC_PMU_PERIGATEONSLEEPSET1_PERI1_MASK 0x1 #define GC_PMU_PERIGATEONSLEEPSET1_PERI1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET1_PERI1_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET1_PERI1_OFFSET 0xbc +#define GC_PMU_PERIGATEONSLEEPSET1_PERI1_OFFSET 0xc4 #define GC_PMU_PERIGATEONSLEEPSET1_PERI_MATRIX_LSB 0x1 #define GC_PMU_PERIGATEONSLEEPSET1_PERI_MATRIX_MASK 0x2 #define GC_PMU_PERIGATEONSLEEPSET1_PERI_MATRIX_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET1_PERI_MATRIX_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET1_PERI_MATRIX_OFFSET 0xbc +#define GC_PMU_PERIGATEONSLEEPSET1_PERI_MATRIX_OFFSET 0xc4 #define GC_PMU_PERIGATEONSLEEPCLR1_PERI1_LSB 0x0 #define GC_PMU_PERIGATEONSLEEPCLR1_PERI1_MASK 0x1 #define GC_PMU_PERIGATEONSLEEPCLR1_PERI1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR1_PERI1_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR1_PERI1_OFFSET 0xc0 +#define GC_PMU_PERIGATEONSLEEPCLR1_PERI1_OFFSET 0xc8 #define GC_PMU_PERIGATEONSLEEPCLR1_PERI_MATRIX_LSB 0x1 #define GC_PMU_PERIGATEONSLEEPCLR1_PERI_MATRIX_MASK 0x2 #define GC_PMU_PERIGATEONSLEEPCLR1_PERI_MATRIX_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR1_PERI_MATRIX_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR1_PERI_MATRIX_OFFSET 0xc0 +#define GC_PMU_PERIGATEONSLEEPCLR1_PERI_MATRIX_OFFSET 0xc8 #define GC_PMU_CLK0_HCLKGATEEN_LSB 0x0 #define GC_PMU_CLK0_HCLKGATEEN_MASK 0x1 #define GC_PMU_CLK0_HCLKGATEEN_SIZE 0x1 #define GC_PMU_CLK0_HCLKGATEEN_DEFAULT 0x1 -#define GC_PMU_CLK0_HCLKGATEEN_OFFSET 0xc4 +#define GC_PMU_CLK0_HCLKGATEEN_OFFSET 0xcc #define GC_PMU_CLK0_DAPCLKGATEEN_LSB 0x1 #define GC_PMU_CLK0_DAPCLKGATEEN_MASK 0x2 #define GC_PMU_CLK0_DAPCLKGATEEN_SIZE 0x1 #define GC_PMU_CLK0_DAPCLKGATEEN_DEFAULT 0x1 -#define GC_PMU_CLK0_DAPCLKGATEEN_OFFSET 0xc4 +#define GC_PMU_CLK0_DAPCLKGATEEN_OFFSET 0xcc #define GC_PMU_CLK0_TPIUGATEEN_LSB 0x2 #define GC_PMU_CLK0_TPIUGATEEN_MASK 0x4 #define GC_PMU_CLK0_TPIUGATEEN_SIZE 0x1 #define GC_PMU_CLK0_TPIUGATEEN_DEFAULT 0x1 -#define GC_PMU_CLK0_TPIUGATEEN_OFFSET 0xc4 +#define GC_PMU_CLK0_TPIUGATEEN_OFFSET 0xcc #define GC_PMU_CLK0_FCLKEN_LSB 0x3 #define GC_PMU_CLK0_FCLKEN_MASK 0x8 #define GC_PMU_CLK0_FCLKEN_SIZE 0x1 #define GC_PMU_CLK0_FCLKEN_DEFAULT 0x1 -#define GC_PMU_CLK0_FCLKEN_OFFSET 0xc4 +#define GC_PMU_CLK0_FCLKEN_OFFSET 0xcc #define GC_PMU_CLK0_DAPCLKEN_LSB 0x4 #define GC_PMU_CLK0_DAPCLKEN_MASK 0x10 #define GC_PMU_CLK0_DAPCLKEN_SIZE 0x1 #define GC_PMU_CLK0_DAPCLKEN_DEFAULT 0x1 -#define GC_PMU_CLK0_DAPCLKEN_OFFSET 0xc4 +#define GC_PMU_CLK0_DAPCLKEN_OFFSET 0xcc #define GC_PMU_CLK0_TPIUCLKEN_LSB 0x5 #define GC_PMU_CLK0_TPIUCLKEN_MASK 0x20 #define GC_PMU_CLK0_TPIUCLKEN_SIZE 0x1 #define GC_PMU_CLK0_TPIUCLKEN_DEFAULT 0x0 -#define GC_PMU_CLK0_TPIUCLKEN_OFFSET 0xc4 +#define GC_PMU_CLK0_TPIUCLKEN_OFFSET 0xcc #define GC_PMU_CLK0_TRACECLKEN_LSB 0x6 #define GC_PMU_CLK0_TRACECLKEN_MASK 0x40 #define GC_PMU_CLK0_TRACECLKEN_SIZE 0x1 #define GC_PMU_CLK0_TRACECLKEN_DEFAULT 0x0 -#define GC_PMU_CLK0_TRACECLKEN_OFFSET 0xc4 +#define GC_PMU_CLK0_TRACECLKEN_OFFSET 0xcc #define GC_PMU_CLK1_HCLKGATEEN_LSB 0x0 #define GC_PMU_CLK1_HCLKGATEEN_MASK 0x1 #define GC_PMU_CLK1_HCLKGATEEN_SIZE 0x1 #define GC_PMU_CLK1_HCLKGATEEN_DEFAULT 0x1 -#define GC_PMU_CLK1_HCLKGATEEN_OFFSET 0xc8 +#define GC_PMU_CLK1_HCLKGATEEN_OFFSET 0xd0 #define GC_PMU_CLK1_DAPCLKGATEEN_LSB 0x1 #define GC_PMU_CLK1_DAPCLKGATEEN_MASK 0x2 #define GC_PMU_CLK1_DAPCLKGATEEN_SIZE 0x1 #define GC_PMU_CLK1_DAPCLKGATEEN_DEFAULT 0x1 -#define GC_PMU_CLK1_DAPCLKGATEEN_OFFSET 0xc8 +#define GC_PMU_CLK1_DAPCLKGATEEN_OFFSET 0xd0 #define GC_PMU_CLK1_TPIUGATEEN_LSB 0x2 #define GC_PMU_CLK1_TPIUGATEEN_MASK 0x4 #define GC_PMU_CLK1_TPIUGATEEN_SIZE 0x1 #define GC_PMU_CLK1_TPIUGATEEN_DEFAULT 0x1 -#define GC_PMU_CLK1_TPIUGATEEN_OFFSET 0xc8 +#define GC_PMU_CLK1_TPIUGATEEN_OFFSET 0xd0 #define GC_PMU_CLK1_FCLKEN_LSB 0x3 #define GC_PMU_CLK1_FCLKEN_MASK 0x8 #define GC_PMU_CLK1_FCLKEN_SIZE 0x1 #define GC_PMU_CLK1_FCLKEN_DEFAULT 0x1 -#define GC_PMU_CLK1_FCLKEN_OFFSET 0xc8 +#define GC_PMU_CLK1_FCLKEN_OFFSET 0xd0 #define GC_PMU_CLK1_DAPCLKEN_LSB 0x4 #define GC_PMU_CLK1_DAPCLKEN_MASK 0x10 #define GC_PMU_CLK1_DAPCLKEN_SIZE 0x1 #define GC_PMU_CLK1_DAPCLKEN_DEFAULT 0x1 -#define GC_PMU_CLK1_DAPCLKEN_OFFSET 0xc8 +#define GC_PMU_CLK1_DAPCLKEN_OFFSET 0xd0 #define GC_PMU_CLK1_TPIUCLKEN_LSB 0x5 #define GC_PMU_CLK1_TPIUCLKEN_MASK 0x20 #define GC_PMU_CLK1_TPIUCLKEN_SIZE 0x1 #define GC_PMU_CLK1_TPIUCLKEN_DEFAULT 0x0 -#define GC_PMU_CLK1_TPIUCLKEN_OFFSET 0xc8 +#define GC_PMU_CLK1_TPIUCLKEN_OFFSET 0xd0 #define GC_PMU_CLK1_TRACECLKEN_LSB 0x6 #define GC_PMU_CLK1_TRACECLKEN_MASK 0x40 #define GC_PMU_CLK1_TRACECLKEN_SIZE 0x1 #define GC_PMU_CLK1_TRACECLKEN_DEFAULT 0x0 -#define GC_PMU_CLK1_TRACECLKEN_OFFSET 0xc8 -#define GC_PMU_RST0_DTRNG0_LSB 0x0 -#define GC_PMU_RST0_DTRNG0_MASK 0x1 -#define GC_PMU_RST0_DTRNG0_SIZE 0x1 -#define GC_PMU_RST0_DTRNG0_DEFAULT 0x0 -#define GC_PMU_RST0_DTRNG0_OFFSET 0xcc -#define GC_PMU_RST0_DXO0_LSB 0x1 -#define GC_PMU_RST0_DXO0_MASK 0x2 -#define GC_PMU_RST0_DXO0_SIZE 0x1 -#define GC_PMU_RST0_DXO0_DEFAULT 0x0 -#define GC_PMU_RST0_DXO0_OFFSET 0xcc -#define GC_PMU_RST0_DPINMUX_LSB 0x2 -#define GC_PMU_RST0_DPINMUX_MASK 0x4 -#define GC_PMU_RST0_DPINMUX_SIZE 0x1 -#define GC_PMU_RST0_DPINMUX_DEFAULT 0x0 -#define GC_PMU_RST0_DPINMUX_OFFSET 0xcc -#define GC_PMU_RST0_DFLASH0_LSB 0x3 -#define GC_PMU_RST0_DFLASH0_MASK 0x8 -#define GC_PMU_RST0_DFLASH0_SIZE 0x1 -#define GC_PMU_RST0_DFLASH0_DEFAULT 0x0 -#define GC_PMU_RST0_DFLASH0_OFFSET 0xcc -#define GC_PMU_RST0_PERI_MATRIX_LSB 0x4 -#define GC_PMU_RST0_PERI_MATRIX_MASK 0x10 -#define GC_PMU_RST0_PERI_MATRIX_SIZE 0x1 -#define GC_PMU_RST0_PERI_MATRIX_DEFAULT 0x0 -#define GC_PMU_RST0_PERI_MATRIX_OFFSET 0xcc -#define GC_PMU_RST0_DSWDP0_LSB 0x5 -#define GC_PMU_RST0_DSWDP0_MASK 0x20 -#define GC_PMU_RST0_DSWDP0_SIZE 0x1 -#define GC_PMU_RST0_DSWDP0_DEFAULT 0x0 -#define GC_PMU_RST0_DSWDP0_OFFSET 0xcc -#define GC_PMU_RST0_DTIMELS0_LSB 0x6 -#define GC_PMU_RST0_DTIMELS0_MASK 0x40 -#define GC_PMU_RST0_DTIMELS0_SIZE 0x1 -#define GC_PMU_RST0_DTIMELS0_DEFAULT 0x0 -#define GC_PMU_RST0_DTIMELS0_OFFSET 0xcc -#define GC_PMU_RST0_DAES0_LSB 0x7 -#define GC_PMU_RST0_DAES0_MASK 0x80 -#define GC_PMU_RST0_DAES0_SIZE 0x1 -#define GC_PMU_RST0_DAES0_DEFAULT 0x0 -#define GC_PMU_RST0_DAES0_OFFSET 0xcc -#define GC_PMU_RST0_DUART0_LSB 0x8 -#define GC_PMU_RST0_DUART0_MASK 0x100 -#define GC_PMU_RST0_DUART0_SIZE 0x1 -#define GC_PMU_RST0_DUART0_DEFAULT 0x0 -#define GC_PMU_RST0_DUART0_OFFSET 0xcc -#define GC_PMU_RST0_DI2C0_LSB 0x9 -#define GC_PMU_RST0_DI2C0_MASK 0x200 -#define GC_PMU_RST0_DI2C0_SIZE 0x1 -#define GC_PMU_RST0_DI2C0_DEFAULT 0x0 -#define GC_PMU_RST0_DI2C0_OFFSET 0xcc -#define GC_PMU_RST0_DTEMP0_LSB 0xa -#define GC_PMU_RST0_DTEMP0_MASK 0x400 -#define GC_PMU_RST0_DTEMP0_SIZE 0x1 -#define GC_PMU_RST0_DTEMP0_DEFAULT 0x0 -#define GC_PMU_RST0_DTEMP0_OFFSET 0xcc -#define GC_PMU_RST0_DPMU_LSB 0xb -#define GC_PMU_RST0_DPMU_MASK 0x800 -#define GC_PMU_RST0_DPMU_SIZE 0x1 -#define GC_PMU_RST0_DPMU_DEFAULT 0x0 -#define GC_PMU_RST0_DPMU_OFFSET 0xcc -#define GC_PMU_RST0_DSPS0_LSB 0xc -#define GC_PMU_RST0_DSPS0_MASK 0x1000 -#define GC_PMU_RST0_DSPS0_SIZE 0x1 -#define GC_PMU_RST0_DSPS0_DEFAULT 0x0 -#define GC_PMU_RST0_DSPS0_OFFSET 0xcc -#define GC_PMU_RST0_DUSB0_LSB 0xd -#define GC_PMU_RST0_DUSB0_MASK 0x2000 -#define GC_PMU_RST0_DUSB0_SIZE 0x1 -#define GC_PMU_RST0_DUSB0_DEFAULT 0x0 -#define GC_PMU_RST0_DUSB0_OFFSET 0xcc -#define GC_PMU_RST0_DUART2_LSB 0xe -#define GC_PMU_RST0_DUART2_MASK 0x4000 -#define GC_PMU_RST0_DUART2_SIZE 0x1 -#define GC_PMU_RST0_DUART2_DEFAULT 0x0 -#define GC_PMU_RST0_DUART2_OFFSET 0xcc -#define GC_PMU_RST0_DWATCHDOG0_LSB 0xf -#define GC_PMU_RST0_DWATCHDOG0_MASK 0x8000 -#define GC_PMU_RST0_DWATCHDOG0_SIZE 0x1 -#define GC_PMU_RST0_DWATCHDOG0_DEFAULT 0x0 -#define GC_PMU_RST0_DWATCHDOG0_OFFSET 0xcc -#define GC_PMU_RST0_DSHA0_LSB 0x10 -#define GC_PMU_RST0_DSHA0_MASK 0x10000 +#define GC_PMU_CLK1_TRACECLKEN_OFFSET 0xd0 +#define GC_PMU_RST0_DSHA0_LSB 0x0 +#define GC_PMU_RST0_DSHA0_MASK 0x1 #define GC_PMU_RST0_DSHA0_SIZE 0x1 #define GC_PMU_RST0_DSHA0_DEFAULT 0x0 -#define GC_PMU_RST0_DSHA0_OFFSET 0xcc -#define GC_PMU_RST0_DGPIO1_LSB 0x11 -#define GC_PMU_RST0_DGPIO1_MASK 0x20000 -#define GC_PMU_RST0_DGPIO1_SIZE 0x1 -#define GC_PMU_RST0_DGPIO1_DEFAULT 0x0 -#define GC_PMU_RST0_DGPIO1_OFFSET 0xcc -#define GC_PMU_RST0_DMAU_LSB 0x12 -#define GC_PMU_RST0_DMAU_MASK 0x40000 -#define GC_PMU_RST0_DMAU_SIZE 0x1 -#define GC_PMU_RST0_DMAU_DEFAULT 0x0 -#define GC_PMU_RST0_DMAU_OFFSET 0xcc -#define GC_PMU_RST0_DTIMEHS1_LSB 0x13 -#define GC_PMU_RST0_DTIMEHS1_MASK 0x80000 -#define GC_PMU_RST0_DTIMEHS1_SIZE 0x1 -#define GC_PMU_RST0_DTIMEHS1_DEFAULT 0x0 -#define GC_PMU_RST0_DTIMEHS1_OFFSET 0xcc -#define GC_PMU_RST0_DCAMO0_LSB 0x14 -#define GC_PMU_RST0_DCAMO0_MASK 0x100000 -#define GC_PMU_RST0_DCAMO0_SIZE 0x1 -#define GC_PMU_RST0_DCAMO0_DEFAULT 0x0 -#define GC_PMU_RST0_DCAMO0_OFFSET 0xcc -#define GC_PMU_RST0_DGPIO0_LSB 0x15 -#define GC_PMU_RST0_DGPIO0_MASK 0x200000 -#define GC_PMU_RST0_DGPIO0_SIZE 0x1 -#define GC_PMU_RST0_DGPIO0_DEFAULT 0x0 -#define GC_PMU_RST0_DGPIO0_OFFSET 0xcc -#define GC_PMU_RST0_PERI0_LSB 0x16 -#define GC_PMU_RST0_PERI0_MASK 0x400000 +#define GC_PMU_RST0_DSHA0_OFFSET 0xd4 +#define GC_PMU_RST0_DUSB0_LSB 0x1 +#define GC_PMU_RST0_DUSB0_MASK 0x2 +#define GC_PMU_RST0_DUSB0_SIZE 0x1 +#define GC_PMU_RST0_DUSB0_DEFAULT 0x0 +#define GC_PMU_RST0_DUSB0_OFFSET 0xd4 +#define GC_PMU_RST0_PERI0_LSB 0x2 +#define GC_PMU_RST0_PERI0_MASK 0x4 #define GC_PMU_RST0_PERI0_SIZE 0x1 #define GC_PMU_RST0_PERI0_DEFAULT 0x0 -#define GC_PMU_RST0_PERI0_OFFSET 0xcc -#define GC_PMU_RST0_DSPI0_LSB 0x17 -#define GC_PMU_RST0_DSPI0_MASK 0x800000 -#define GC_PMU_RST0_DSPI0_SIZE 0x1 -#define GC_PMU_RST0_DSPI0_DEFAULT 0x0 -#define GC_PMU_RST0_DSPI0_OFFSET 0xcc -#define GC_PMU_RST0_DUSB0_USB_PHY_CLK_LSB 0x18 -#define GC_PMU_RST0_DUSB0_USB_PHY_CLK_MASK 0x1000000 -#define GC_PMU_RST0_DUSB0_USB_PHY_CLK_SIZE 0x1 -#define GC_PMU_RST0_DUSB0_USB_PHY_CLK_DEFAULT 0x0 -#define GC_PMU_RST0_DUSB0_USB_PHY_CLK_OFFSET 0xcc -#define GC_PMU_RST0_DTIMEHS0_LSB 0x19 -#define GC_PMU_RST0_DTIMEHS0_MASK 0x2000000 -#define GC_PMU_RST0_DTIMEHS0_SIZE 0x1 -#define GC_PMU_RST0_DTIMEHS0_DEFAULT 0x0 -#define GC_PMU_RST0_DTIMEHS0_OFFSET 0xcc -#define GC_PMU_RST0_DI2CS0_LSB 0x1a -#define GC_PMU_RST0_DI2CS0_MASK 0x4000000 -#define GC_PMU_RST0_DI2CS0_SIZE 0x1 -#define GC_PMU_RST0_DI2CS0_DEFAULT 0x0 -#define GC_PMU_RST0_DI2CS0_OFFSET 0xcc -#define GC_PMU_RST0_DAES1_LSB 0x1b -#define GC_PMU_RST0_DAES1_MASK 0x8000000 -#define GC_PMU_RST0_DAES1_SIZE 0x1 -#define GC_PMU_RST0_DAES1_DEFAULT 0x0 -#define GC_PMU_RST0_DAES1_OFFSET 0xcc -#define GC_PMU_RST0_DPAU_LSB 0x1c -#define GC_PMU_RST0_DPAU_MASK 0x10000000 -#define GC_PMU_RST0_DPAU_SIZE 0x1 -#define GC_PMU_RST0_DPAU_DEFAULT 0x0 -#define GC_PMU_RST0_DPAU_OFFSET 0xcc -#define GC_PMU_RST0_DI2C1_LSB 0x1d -#define GC_PMU_RST0_DI2C1_MASK 0x20000000 -#define GC_PMU_RST0_DI2C1_SIZE 0x1 -#define GC_PMU_RST0_DI2C1_DEFAULT 0x0 -#define GC_PMU_RST0_DI2C1_OFFSET 0xcc -#define GC_PMU_RST0_DUART1_LSB 0x1e -#define GC_PMU_RST0_DUART1_MASK 0x40000000 +#define GC_PMU_RST0_PERI0_OFFSET 0xd4 +#define GC_PMU_RST0_DUART1_LSB 0x3 +#define GC_PMU_RST0_DUART1_MASK 0x8 #define GC_PMU_RST0_DUART1_SIZE 0x1 #define GC_PMU_RST0_DUART1_DEFAULT 0x0 -#define GC_PMU_RST0_DUART1_OFFSET 0xcc -#define GC_PMU_RST0_DRBOX0_LSB 0x1f -#define GC_PMU_RST0_DRBOX0_MASK 0x80000000 +#define GC_PMU_RST0_DUART1_OFFSET 0xd4 +#define GC_PMU_RST0_DAES0_LSB 0x4 +#define GC_PMU_RST0_DAES0_MASK 0x10 +#define GC_PMU_RST0_DAES0_SIZE 0x1 +#define GC_PMU_RST0_DAES0_DEFAULT 0x0 +#define GC_PMU_RST0_DAES0_OFFSET 0xd4 +#define GC_PMU_RST0_PERI1_LSB 0x5 +#define GC_PMU_RST0_PERI1_MASK 0x20 +#define GC_PMU_RST0_PERI1_SIZE 0x1 +#define GC_PMU_RST0_PERI1_DEFAULT 0x0 +#define GC_PMU_RST0_PERI1_OFFSET 0xd4 +#define GC_PMU_RST0_DI2CS0_LSB 0x6 +#define GC_PMU_RST0_DI2CS0_MASK 0x40 +#define GC_PMU_RST0_DI2CS0_SIZE 0x1 +#define GC_PMU_RST0_DI2CS0_DEFAULT 0x0 +#define GC_PMU_RST0_DI2CS0_OFFSET 0xd4 +#define GC_PMU_RST0_DI2C1_LSB 0x7 +#define GC_PMU_RST0_DI2C1_MASK 0x80 +#define GC_PMU_RST0_DI2C1_SIZE 0x1 +#define GC_PMU_RST0_DI2C1_DEFAULT 0x0 +#define GC_PMU_RST0_DI2C1_OFFSET 0xd4 +#define GC_PMU_RST0_DWATCHDOG0_LSB 0x8 +#define GC_PMU_RST0_DWATCHDOG0_MASK 0x100 +#define GC_PMU_RST0_DWATCHDOG0_SIZE 0x1 +#define GC_PMU_RST0_DWATCHDOG0_DEFAULT 0x0 +#define GC_PMU_RST0_DWATCHDOG0_OFFSET 0xd4 +#define GC_PMU_RST0_DRTC0_LSB 0x9 +#define GC_PMU_RST0_DRTC0_MASK 0x200 +#define GC_PMU_RST0_DRTC0_SIZE 0x1 +#define GC_PMU_RST0_DRTC0_DEFAULT 0x0 +#define GC_PMU_RST0_DRTC0_OFFSET 0xd4 +#define GC_PMU_RST0_DSWDP0_LSB 0xa +#define GC_PMU_RST0_DSWDP0_MASK 0x400 +#define GC_PMU_RST0_DSWDP0_SIZE 0x1 +#define GC_PMU_RST0_DSWDP0_DEFAULT 0x0 +#define GC_PMU_RST0_DSWDP0_OFFSET 0xd4 +#define GC_PMU_RST0_DXO0_LSB 0xb +#define GC_PMU_RST0_DXO0_MASK 0x800 +#define GC_PMU_RST0_DXO0_SIZE 0x1 +#define GC_PMU_RST0_DXO0_DEFAULT 0x0 +#define GC_PMU_RST0_DXO0_OFFSET 0xd4 +#define GC_PMU_RST0_DUSB0_USB_PHY_CLK_LSB 0xc +#define GC_PMU_RST0_DUSB0_USB_PHY_CLK_MASK 0x1000 +#define GC_PMU_RST0_DUSB0_USB_PHY_CLK_SIZE 0x1 +#define GC_PMU_RST0_DUSB0_USB_PHY_CLK_DEFAULT 0x0 +#define GC_PMU_RST0_DUSB0_USB_PHY_CLK_OFFSET 0xd4 +#define GC_PMU_RST0_DTEMP0_LSB 0xd +#define GC_PMU_RST0_DTEMP0_MASK 0x2000 +#define GC_PMU_RST0_DTEMP0_SIZE 0x1 +#define GC_PMU_RST0_DTEMP0_DEFAULT 0x0 +#define GC_PMU_RST0_DTEMP0_OFFSET 0xd4 +#define GC_PMU_RST0_DRBOX0_LSB 0xe +#define GC_PMU_RST0_DRBOX0_MASK 0x4000 #define GC_PMU_RST0_DRBOX0_SIZE 0x1 #define GC_PMU_RST0_DRBOX0_DEFAULT 0x0 -#define GC_PMU_RST0_DRBOX0_OFFSET 0xcc -#define GC_PMU_RST1_DRTC0_LSB 0x0 -#define GC_PMU_RST1_DRTC0_MASK 0x1 -#define GC_PMU_RST1_DRTC0_SIZE 0x1 -#define GC_PMU_RST1_DRTC0_DEFAULT 0x0 -#define GC_PMU_RST1_DRTC0_OFFSET 0xd0 -#define GC_PMU_RST1_PERI1_LSB 0x1 -#define GC_PMU_RST1_PERI1_MASK 0x2 -#define GC_PMU_RST1_PERI1_SIZE 0x1 -#define GC_PMU_RST1_PERI1_DEFAULT 0x0 -#define GC_PMU_RST1_PERI1_OFFSET 0xd0 +#define GC_PMU_RST0_DRBOX0_OFFSET 0xd4 +#define GC_PMU_RST0_DTIMELS0_LSB 0xf +#define GC_PMU_RST0_DTIMELS0_MASK 0x8000 +#define GC_PMU_RST0_DTIMELS0_SIZE 0x1 +#define GC_PMU_RST0_DTIMELS0_DEFAULT 0x0 +#define GC_PMU_RST0_DTIMELS0_OFFSET 0xd4 +#define GC_PMU_RST0_DTRNG0_LSB 0x10 +#define GC_PMU_RST0_DTRNG0_MASK 0x10000 +#define GC_PMU_RST0_DTRNG0_SIZE 0x1 +#define GC_PMU_RST0_DTRNG0_DEFAULT 0x0 +#define GC_PMU_RST0_DTRNG0_OFFSET 0xd4 +#define GC_PMU_RST0_DMAU_LSB 0x11 +#define GC_PMU_RST0_DMAU_MASK 0x20000 +#define GC_PMU_RST0_DMAU_SIZE 0x1 +#define GC_PMU_RST0_DMAU_DEFAULT 0x0 +#define GC_PMU_RST0_DMAU_OFFSET 0xd4 +#define GC_PMU_RST0_DPAU_LSB 0x12 +#define GC_PMU_RST0_DPAU_MASK 0x40000 +#define GC_PMU_RST0_DPAU_SIZE 0x1 +#define GC_PMU_RST0_DPAU_DEFAULT 0x0 +#define GC_PMU_RST0_DPAU_OFFSET 0xd4 +#define GC_PMU_RST0_DUART0_LSB 0x13 +#define GC_PMU_RST0_DUART0_MASK 0x80000 +#define GC_PMU_RST0_DUART0_SIZE 0x1 +#define GC_PMU_RST0_DUART0_DEFAULT 0x0 +#define GC_PMU_RST0_DUART0_OFFSET 0xd4 +#define GC_PMU_RST0_DPMU_LSB 0x14 +#define GC_PMU_RST0_DPMU_MASK 0x100000 +#define GC_PMU_RST0_DPMU_SIZE 0x1 +#define GC_PMU_RST0_DPMU_DEFAULT 0x0 +#define GC_PMU_RST0_DPMU_OFFSET 0xd4 +#define GC_PMU_RST0_DFLASH0_LSB 0x15 +#define GC_PMU_RST0_DFLASH0_MASK 0x200000 +#define GC_PMU_RST0_DFLASH0_SIZE 0x1 +#define GC_PMU_RST0_DFLASH0_DEFAULT 0x0 +#define GC_PMU_RST0_DFLASH0_OFFSET 0xd4 +#define GC_PMU_RST0_DTIMEHS0_LSB 0x16 +#define GC_PMU_RST0_DTIMEHS0_MASK 0x400000 +#define GC_PMU_RST0_DTIMEHS0_SIZE 0x1 +#define GC_PMU_RST0_DTIMEHS0_DEFAULT 0x0 +#define GC_PMU_RST0_DTIMEHS0_OFFSET 0xd4 +#define GC_PMU_RST0_DGPIO1_LSB 0x17 +#define GC_PMU_RST0_DGPIO1_MASK 0x800000 +#define GC_PMU_RST0_DGPIO1_SIZE 0x1 +#define GC_PMU_RST0_DGPIO1_DEFAULT 0x0 +#define GC_PMU_RST0_DGPIO1_OFFSET 0xd4 +#define GC_PMU_RST0_PERI_MATRIX_LSB 0x18 +#define GC_PMU_RST0_PERI_MATRIX_MASK 0x1000000 +#define GC_PMU_RST0_PERI_MATRIX_SIZE 0x1 +#define GC_PMU_RST0_PERI_MATRIX_DEFAULT 0x0 +#define GC_PMU_RST0_PERI_MATRIX_OFFSET 0xd4 +#define GC_PMU_RST0_DI2C0_LSB 0x19 +#define GC_PMU_RST0_DI2C0_MASK 0x2000000 +#define GC_PMU_RST0_DI2C0_SIZE 0x1 +#define GC_PMU_RST0_DI2C0_DEFAULT 0x0 +#define GC_PMU_RST0_DI2C0_OFFSET 0xd4 +#define GC_PMU_RST0_DUART2_LSB 0x1a +#define GC_PMU_RST0_DUART2_MASK 0x4000000 +#define GC_PMU_RST0_DUART2_SIZE 0x1 +#define GC_PMU_RST0_DUART2_DEFAULT 0x0 +#define GC_PMU_RST0_DUART2_OFFSET 0xd4 +#define GC_PMU_RST0_DSPS0_LSB 0x1b +#define GC_PMU_RST0_DSPS0_MASK 0x8000000 +#define GC_PMU_RST0_DSPS0_SIZE 0x1 +#define GC_PMU_RST0_DSPS0_DEFAULT 0x0 +#define GC_PMU_RST0_DSPS0_OFFSET 0xd4 +#define GC_PMU_RST0_DSPI0_LSB 0x1c +#define GC_PMU_RST0_DSPI0_MASK 0x10000000 +#define GC_PMU_RST0_DSPI0_SIZE 0x1 +#define GC_PMU_RST0_DSPI0_DEFAULT 0x0 +#define GC_PMU_RST0_DSPI0_OFFSET 0xd4 +#define GC_PMU_RST0_DPINMUX_LSB 0x1d +#define GC_PMU_RST0_DPINMUX_MASK 0x20000000 +#define GC_PMU_RST0_DPINMUX_SIZE 0x1 +#define GC_PMU_RST0_DPINMUX_DEFAULT 0x0 +#define GC_PMU_RST0_DPINMUX_OFFSET 0xd4 +#define GC_PMU_RST0_DCAMO0_LSB 0x1e +#define GC_PMU_RST0_DCAMO0_MASK 0x40000000 +#define GC_PMU_RST0_DCAMO0_SIZE 0x1 +#define GC_PMU_RST0_DCAMO0_DEFAULT 0x0 +#define GC_PMU_RST0_DCAMO0_OFFSET 0xd4 +#define GC_PMU_RST0_DGPIO0_LSB 0x1f +#define GC_PMU_RST0_DGPIO0_MASK 0x80000000 +#define GC_PMU_RST0_DGPIO0_SIZE 0x1 +#define GC_PMU_RST0_DGPIO0_DEFAULT 0x0 +#define GC_PMU_RST0_DGPIO0_OFFSET 0xd4 +#define GC_PMU_RST1_DAES1_LSB 0x0 +#define GC_PMU_RST1_DAES1_MASK 0x1 +#define GC_PMU_RST1_DAES1_SIZE 0x1 +#define GC_PMU_RST1_DAES1_DEFAULT 0x0 +#define GC_PMU_RST1_DAES1_OFFSET 0xd8 +#define GC_PMU_RST1_DTIMEHS1_LSB 0x1 +#define GC_PMU_RST1_DTIMEHS1_MASK 0x2 +#define GC_PMU_RST1_DTIMEHS1_SIZE 0x1 +#define GC_PMU_RST1_DTIMEHS1_DEFAULT 0x0 +#define GC_PMU_RST1_DTIMEHS1_OFFSET 0xd8 #define GC_PMU_FUSE_CTRL_WRITE_LSB 0x0 #define GC_PMU_FUSE_CTRL_WRITE_MASK 0x1 #define GC_PMU_FUSE_CTRL_WRITE_SIZE 0x1 #define GC_PMU_FUSE_CTRL_WRITE_DEFAULT 0x0 -#define GC_PMU_FUSE_CTRL_WRITE_OFFSET 0xf8 +#define GC_PMU_FUSE_CTRL_WRITE_OFFSET 0x100 #define GC_PMU_FUSE_WR_ID_PKG_LSB 0x0 #define GC_PMU_FUSE_WR_ID_PKG_MASK 0x7 #define GC_PMU_FUSE_WR_ID_PKG_SIZE 0x3 #define GC_PMU_FUSE_WR_ID_PKG_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_ID_PKG_OFFSET 0x104 +#define GC_PMU_FUSE_WR_ID_PKG_OFFSET 0x10c #define GC_PMU_FUSE_WR_ID_BIN_LSB 0x3 #define GC_PMU_FUSE_WR_ID_BIN_MASK 0x38 #define GC_PMU_FUSE_WR_ID_BIN_SIZE 0x3 #define GC_PMU_FUSE_WR_ID_BIN_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_ID_BIN_OFFSET 0x104 +#define GC_PMU_FUSE_WR_ID_BIN_OFFSET 0x10c #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_TRIM_LSB 0x0 #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_TRIM_MASK 0xfffffff #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_TRIM_SIZE 0x1c #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_TRIM_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RC_OSC_26MHZ_TRIM_OFFSET 0x108 +#define GC_PMU_FUSE_WR_RC_OSC_26MHZ_TRIM_OFFSET 0x110 #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_EN_LSB 0x1c #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_EN_MASK 0x10000000 #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_EN_SIZE 0x1 #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_EN_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RC_OSC_26MHZ_EN_OFFSET 0x108 +#define GC_PMU_FUSE_WR_RC_OSC_26MHZ_EN_OFFSET 0x110 #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_TRIM_LSB 0x0 #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_TRIM_MASK 0xff #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_TRIM_SIZE 0x8 #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_TRIM_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RC_OSC_32KHZ_TRIM_OFFSET 0x10c +#define GC_PMU_FUSE_WR_RC_OSC_32KHZ_TRIM_OFFSET 0x114 #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_EN_LSB 0x8 #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_EN_MASK 0x100 #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_EN_SIZE 0x1 #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_EN_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RC_OSC_32KHZ_EN_OFFSET 0x10c +#define GC_PMU_FUSE_WR_RC_OSC_32KHZ_EN_OFFSET 0x114 #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_TRIM_LSB 0x0 #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_TRIM_MASK 0xf #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_TRIM_SIZE 0x4 #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_TRIM_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_TRIM_OFFSET 0x110 +#define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_TRIM_OFFSET 0x118 #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_EN_LSB 0x4 #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_EN_MASK 0x10 #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_EN_SIZE 0x1 #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_EN_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_EN_OFFSET 0x110 +#define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_EN_OFFSET 0x118 #define GC_PMU_FUSE_WR_LOCK_TESTMODE_LSB 0x0 #define GC_PMU_FUSE_WR_LOCK_TESTMODE_MASK 0x1 #define GC_PMU_FUSE_WR_LOCK_TESTMODE_SIZE 0x1 #define GC_PMU_FUSE_WR_LOCK_TESTMODE_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_LOCK_TESTMODE_OFFSET 0x114 +#define GC_PMU_FUSE_WR_LOCK_TESTMODE_OFFSET 0x11c #define GC_PMU_FUSE_WR_LOCK_DAP_LSB 0x1 #define GC_PMU_FUSE_WR_LOCK_DAP_MASK 0x2 #define GC_PMU_FUSE_WR_LOCK_DAP_SIZE 0x1 #define GC_PMU_FUSE_WR_LOCK_DAP_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_LOCK_DAP_OFFSET 0x114 +#define GC_PMU_FUSE_WR_LOCK_DAP_OFFSET 0x11c #define GC_PMU_FUSE_WR_LOCK_FUSE_LSB 0x2 #define GC_PMU_FUSE_WR_LOCK_FUSE_MASK 0x4 #define GC_PMU_FUSE_WR_LOCK_FUSE_SIZE 0x1 #define GC_PMU_FUSE_WR_LOCK_FUSE_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_LOCK_FUSE_OFFSET 0x114 +#define GC_PMU_FUSE_WR_LOCK_FUSE_OFFSET 0x11c #define GC_PMU_FUSE_RD_ID_PKG_LSB 0x0 #define GC_PMU_FUSE_RD_ID_PKG_MASK 0x7 #define GC_PMU_FUSE_RD_ID_PKG_SIZE 0x3 #define GC_PMU_FUSE_RD_ID_PKG_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_ID_PKG_OFFSET 0x134 +#define GC_PMU_FUSE_RD_ID_PKG_OFFSET 0x13c #define GC_PMU_FUSE_RD_ID_BIN_LSB 0x3 #define GC_PMU_FUSE_RD_ID_BIN_MASK 0x38 #define GC_PMU_FUSE_RD_ID_BIN_SIZE 0x3 #define GC_PMU_FUSE_RD_ID_BIN_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_ID_BIN_OFFSET 0x134 +#define GC_PMU_FUSE_RD_ID_BIN_OFFSET 0x13c #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_TRIM_LSB 0x0 #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_TRIM_MASK 0xfffffff #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_TRIM_SIZE 0x1c #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_TRIM_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RC_OSC_26MHZ_TRIM_OFFSET 0x138 +#define GC_PMU_FUSE_RD_RC_OSC_26MHZ_TRIM_OFFSET 0x140 #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_EN_LSB 0x1c #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_EN_MASK 0x10000000 #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_EN_SIZE 0x1 #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_EN_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RC_OSC_26MHZ_EN_OFFSET 0x138 +#define GC_PMU_FUSE_RD_RC_OSC_26MHZ_EN_OFFSET 0x140 #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_TRIM_LSB 0x0 #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_TRIM_MASK 0xff #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_TRIM_SIZE 0x8 #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_TRIM_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RC_OSC_32KHZ_TRIM_OFFSET 0x13c +#define GC_PMU_FUSE_RD_RC_OSC_32KHZ_TRIM_OFFSET 0x144 #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_EN_LSB 0x8 #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_EN_MASK 0x100 #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_EN_SIZE 0x1 #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_EN_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RC_OSC_32KHZ_EN_OFFSET 0x13c +#define GC_PMU_FUSE_RD_RC_OSC_32KHZ_EN_OFFSET 0x144 #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_TRIM_LSB 0x0 #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_TRIM_MASK 0xf #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_TRIM_SIZE 0x4 #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_TRIM_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_TRIM_OFFSET 0x140 +#define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_TRIM_OFFSET 0x148 #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_EN_LSB 0x4 #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_EN_MASK 0x10 #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_EN_SIZE 0x1 #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_EN_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_EN_OFFSET 0x140 +#define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_EN_OFFSET 0x148 #define GC_PMU_FUSE_RD_LOCK_TESTMODE_LSB 0x0 #define GC_PMU_FUSE_RD_LOCK_TESTMODE_MASK 0x1 #define GC_PMU_FUSE_RD_LOCK_TESTMODE_SIZE 0x1 #define GC_PMU_FUSE_RD_LOCK_TESTMODE_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_LOCK_TESTMODE_OFFSET 0x144 +#define GC_PMU_FUSE_RD_LOCK_TESTMODE_OFFSET 0x14c #define GC_PMU_FUSE_RD_LOCK_DAP_LSB 0x1 #define GC_PMU_FUSE_RD_LOCK_DAP_MASK 0x2 #define GC_PMU_FUSE_RD_LOCK_DAP_SIZE 0x1 #define GC_PMU_FUSE_RD_LOCK_DAP_DEFAULT 0x1 -#define GC_PMU_FUSE_RD_LOCK_DAP_OFFSET 0x144 +#define GC_PMU_FUSE_RD_LOCK_DAP_OFFSET 0x14c #define GC_PMU_FUSE_RD_LOCK_FUSE_LSB 0x2 #define GC_PMU_FUSE_RD_LOCK_FUSE_MASK 0x4 #define GC_PMU_FUSE_RD_LOCK_FUSE_SIZE 0x1 #define GC_PMU_FUSE_RD_LOCK_FUSE_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_LOCK_FUSE_OFFSET 0x144 +#define GC_PMU_FUSE_RD_LOCK_FUSE_OFFSET 0x14c #define GC_PMU_FUSE_TIMING_WRITE_LSB 0x0 #define GC_PMU_FUSE_TIMING_WRITE_MASK 0xffff #define GC_PMU_FUSE_TIMING_WRITE_SIZE 0x10 #define GC_PMU_FUSE_TIMING_WRITE_DEFAULT 0x7d -#define GC_PMU_FUSE_TIMING_WRITE_OFFSET 0x15c +#define GC_PMU_FUSE_TIMING_WRITE_OFFSET 0x164 #define GC_PMU_FUSE_TIMING_READ_LSB 0x10 #define GC_PMU_FUSE_TIMING_READ_MASK 0xffff0000 #define GC_PMU_FUSE_TIMING_READ_SIZE 0x10 #define GC_PMU_FUSE_TIMING_READ_DEFAULT 0x8 -#define GC_PMU_FUSE_TIMING_READ_OFFSET 0x15c +#define GC_PMU_FUSE_TIMING_READ_OFFSET 0x164 #define GC_PMU_FUSE_OVRD_CSB_LSB 0x0 #define GC_PMU_FUSE_OVRD_CSB_MASK 0x1 #define GC_PMU_FUSE_OVRD_CSB_SIZE 0x1 #define GC_PMU_FUSE_OVRD_CSB_DEFAULT 0x1 -#define GC_PMU_FUSE_OVRD_CSB_OFFSET 0x164 +#define GC_PMU_FUSE_OVRD_CSB_OFFSET 0x16c #define GC_PMU_FUSE_OVRD_PGM_LSB 0x1 #define GC_PMU_FUSE_OVRD_PGM_MASK 0x2 #define GC_PMU_FUSE_OVRD_PGM_SIZE 0x1 #define GC_PMU_FUSE_OVRD_PGM_DEFAULT 0x0 -#define GC_PMU_FUSE_OVRD_PGM_OFFSET 0x164 +#define GC_PMU_FUSE_OVRD_PGM_OFFSET 0x16c #define GC_PMU_FUSE_OVRD_SCK_LSB 0x2 #define GC_PMU_FUSE_OVRD_SCK_MASK 0x4 #define GC_PMU_FUSE_OVRD_SCK_SIZE 0x1 #define GC_PMU_FUSE_OVRD_SCK_DEFAULT 0x0 -#define GC_PMU_FUSE_OVRD_SCK_OFFSET 0x164 +#define GC_PMU_FUSE_OVRD_SCK_OFFSET 0x16c #define GC_PMU_FUSE_DBG_STATE_LSB 0x0 #define GC_PMU_FUSE_DBG_STATE_MASK 0xf #define GC_PMU_FUSE_DBG_STATE_SIZE 0x4 #define GC_PMU_FUSE_DBG_STATE_DEFAULT 0x0 -#define GC_PMU_FUSE_DBG_STATE_OFFSET 0x168 +#define GC_PMU_FUSE_DBG_STATE_OFFSET 0x170 #define GC_PMU_FUSE_DBG_IDLE_LSB 0x4 #define GC_PMU_FUSE_DBG_IDLE_MASK 0x10 #define GC_PMU_FUSE_DBG_IDLE_SIZE 0x1 #define GC_PMU_FUSE_DBG_IDLE_DEFAULT 0x0 -#define GC_PMU_FUSE_DBG_IDLE_OFFSET 0x168 +#define GC_PMU_FUSE_DBG_IDLE_OFFSET 0x170 #define GC_PMU_ICTRL_SLEEP_LSB 0x0 #define GC_PMU_ICTRL_SLEEP_MASK 0x1 #define GC_PMU_ICTRL_SLEEP_SIZE 0x1 #define GC_PMU_ICTRL_SLEEP_DEFAULT 0x0 -#define GC_PMU_ICTRL_SLEEP_OFFSET 0x16c +#define GC_PMU_ICTRL_SLEEP_OFFSET 0x174 #define GC_PMU_ISTAT_SLEEP_LSB 0x0 #define GC_PMU_ISTAT_SLEEP_MASK 0x1 #define GC_PMU_ISTAT_SLEEP_SIZE 0x1 #define GC_PMU_ISTAT_SLEEP_DEFAULT 0x0 -#define GC_PMU_ISTAT_SLEEP_OFFSET 0x170 +#define GC_PMU_ISTAT_SLEEP_OFFSET 0x178 #define GC_PMU_ISTAT_HIBER_LSB 0x1 #define GC_PMU_ISTAT_HIBER_MASK 0x2 #define GC_PMU_ISTAT_HIBER_SIZE 0x1 #define GC_PMU_ISTAT_HIBER_DEFAULT 0x0 -#define GC_PMU_ISTAT_HIBER_OFFSET 0x170 +#define GC_PMU_ISTAT_HIBER_OFFSET 0x178 #define GC_PMU_ISTAT_PWRDN_LSB 0x2 #define GC_PMU_ISTAT_PWRDN_MASK 0x4 #define GC_PMU_ISTAT_PWRDN_SIZE 0x1 #define GC_PMU_ISTAT_PWRDN_DEFAULT 0x0 -#define GC_PMU_ISTAT_PWRDN_OFFSET 0x170 +#define GC_PMU_ISTAT_PWRDN_OFFSET 0x178 #define GC_PMU_ANTEST_TOP_CTRL_ATEST_PAD_ENB_LSB 0x0 #define GC_PMU_ANTEST_TOP_CTRL_ATEST_PAD_ENB_MASK 0x1 #define GC_PMU_ANTEST_TOP_CTRL_ATEST_PAD_ENB_SIZE 0x1 @@ -9267,23 +9380,23 @@ #define GC_PMU_VERSION_CHANGE_LSB 0x0 #define GC_PMU_VERSION_CHANGE_MASK 0xffffff #define GC_PMU_VERSION_CHANGE_SIZE 0x18 -#define GC_PMU_VERSION_CHANGE_DEFAULT 0xc034 -#define GC_PMU_VERSION_CHANGE_OFFSET 0x20000 +#define GC_PMU_VERSION_CHANGE_DEFAULT 0xc244 +#define GC_PMU_VERSION_CHANGE_OFFSET 0x1fffc #define GC_PMU_VERSION_REVISION_LSB 0x18 #define GC_PMU_VERSION_REVISION_MASK 0xff000000 #define GC_PMU_VERSION_REVISION_SIZE 0x8 -#define GC_PMU_VERSION_REVISION_DEFAULT 0xd -#define GC_PMU_VERSION_REVISION_OFFSET 0x20000 +#define GC_PMU_VERSION_REVISION_DEFAULT 0x11 +#define GC_PMU_VERSION_REVISION_OFFSET 0x1fffc #define GC_RBOX_VERSION_CHANGE_LSB 0x0 #define GC_RBOX_VERSION_CHANGE_MASK 0xffffff #define GC_RBOX_VERSION_CHANGE_SIZE 0x18 -#define GC_RBOX_VERSION_CHANGE_DEFAULT 0xbc6f -#define GC_RBOX_VERSION_CHANGE_OFFSET 0xc +#define GC_RBOX_VERSION_CHANGE_DEFAULT 0xc16f +#define GC_RBOX_VERSION_CHANGE_OFFSET 0x18 #define GC_RBOX_VERSION_REVISION_LSB 0x18 #define GC_RBOX_VERSION_REVISION_MASK 0xff000000 #define GC_RBOX_VERSION_REVISION_SIZE 0x8 -#define GC_RBOX_VERSION_REVISION_DEFAULT 0x5 -#define GC_RBOX_VERSION_REVISION_OFFSET 0xc +#define GC_RBOX_VERSION_REVISION_DEFAULT 0x6 +#define GC_RBOX_VERSION_REVISION_OFFSET 0x18 #define GC_RTC_CTRL_X_RTC_MUX_CTRL_3P3_LSB 0x0 #define GC_RTC_CTRL_X_RTC_MUX_CTRL_3P3_MASK 0xf #define GC_RTC_CTRL_X_RTC_MUX_CTRL_3P3_SIZE 0x4 @@ -10162,12 +10275,12 @@ #define GC_TEMP_VERSION_CHANGE_LSB 0x0 #define GC_TEMP_VERSION_CHANGE_MASK 0xffffff #define GC_TEMP_VERSION_CHANGE_SIZE 0x18 -#define GC_TEMP_VERSION_CHANGE_DEFAULT 0xbfd4 +#define GC_TEMP_VERSION_CHANGE_DEFAULT 0xc178 #define GC_TEMP_VERSION_CHANGE_OFFSET 0x0 #define GC_TEMP_VERSION_REVISION_LSB 0x18 #define GC_TEMP_VERSION_REVISION_MASK 0xff000000 #define GC_TEMP_VERSION_REVISION_SIZE 0x8 -#define GC_TEMP_VERSION_REVISION_DEFAULT 0xc +#define GC_TEMP_VERSION_REVISION_DEFAULT 0xd #define GC_TEMP_VERSION_REVISION_OFFSET 0x0 #define GC_TEMP_ADC_INT_ENABLE_ADC_ICLKDV_LSB 0x0 #define GC_TEMP_ADC_INT_ENABLE_ADC_ICLKDV_MASK 0x1 @@ -10597,12 +10710,12 @@ #define GC_TRNG_VERSION_CHANGE_LSB 0x0 #define GC_TRNG_VERSION_CHANGE_MASK 0xffffff #define GC_TRNG_VERSION_CHANGE_SIZE 0x18 -#define GC_TRNG_VERSION_CHANGE_DEFAULT 0xbccd +#define GC_TRNG_VERSION_CHANGE_DEFAULT 0xc241 #define GC_TRNG_VERSION_CHANGE_OFFSET 0x0 #define GC_TRNG_VERSION_REVISION_LSB 0x18 #define GC_TRNG_VERSION_REVISION_MASK 0xff000000 #define GC_TRNG_VERSION_REVISION_SIZE 0x8 -#define GC_TRNG_VERSION_REVISION_DEFAULT 0x6 +#define GC_TRNG_VERSION_REVISION_DEFAULT 0x7 #define GC_TRNG_VERSION_REVISION_OFFSET 0x0 #define GC_TRNG_INT_ENABLE_INTR_TIMEOUT_LSB 0x0 #define GC_TRNG_INT_ENABLE_INTR_TIMEOUT_MASK 0x1 @@ -12002,7 +12115,7 @@ #define GC_USB_DCFG_RESVALID_LSB 0x1a #define GC_USB_DCFG_RESVALID_MASK 0xfc000000 #define GC_USB_DCFG_RESVALID_SIZE 0x6 -#define GC_USB_DCFG_RESVALID_DEFAULT 0x0 +#define GC_USB_DCFG_RESVALID_DEFAULT 0x2 #define GC_USB_DCFG_RESVALID_OFFSET 0x800 #define GC_USB_DCTL_RMTWKUPSIG_LSB 0x0 #define GC_USB_DCTL_RMTWKUPSIG_MASK 0x1 @@ -12709,6 +12822,11 @@ #define GC_USB_DIEPTSIZ0_PKTCNT_SIZE 0x2 #define GC_USB_DIEPTSIZ0_PKTCNT_DEFAULT 0x0 #define GC_USB_DIEPTSIZ0_PKTCNT_OFFSET 0x910 +#define GC_USB_DIEPDMA0_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA0_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA0_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA0_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA0_DMAADDR_OFFSET 0x914 #define GC_USB_DTXFSTS0_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS0_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS0_INEPTXFSPCAVAIL_SIZE 0x10 @@ -12869,6 +12987,11 @@ #define GC_USB_DIEPTSIZ1_MC_SIZE 0x2 #define GC_USB_DIEPTSIZ1_MC_DEFAULT 0x0 #define GC_USB_DIEPTSIZ1_MC_OFFSET 0x930 +#define GC_USB_DIEPDMA1_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA1_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA1_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA1_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA1_DMAADDR_OFFSET 0x934 #define GC_USB_DTXFSTS1_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS1_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS1_INEPTXFSPCAVAIL_SIZE 0x10 @@ -13029,6 +13152,11 @@ #define GC_USB_DIEPTSIZ2_MC_SIZE 0x2 #define GC_USB_DIEPTSIZ2_MC_DEFAULT 0x0 #define GC_USB_DIEPTSIZ2_MC_OFFSET 0x950 +#define GC_USB_DIEPDMA2_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA2_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA2_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA2_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA2_DMAADDR_OFFSET 0x954 #define GC_USB_DTXFSTS2_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS2_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS2_INEPTXFSPCAVAIL_SIZE 0x10 @@ -13189,6 +13317,11 @@ #define GC_USB_DIEPTSIZ3_MC_SIZE 0x2 #define GC_USB_DIEPTSIZ3_MC_DEFAULT 0x0 #define GC_USB_DIEPTSIZ3_MC_OFFSET 0x970 +#define GC_USB_DIEPDMA3_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA3_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA3_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA3_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA3_DMAADDR_OFFSET 0x974 #define GC_USB_DTXFSTS3_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS3_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS3_INEPTXFSPCAVAIL_SIZE 0x10 @@ -13349,6 +13482,11 @@ #define GC_USB_DIEPTSIZ4_MC_SIZE 0x2 #define GC_USB_DIEPTSIZ4_MC_DEFAULT 0x0 #define GC_USB_DIEPTSIZ4_MC_OFFSET 0x990 +#define GC_USB_DIEPDMA4_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA4_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA4_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA4_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA4_DMAADDR_OFFSET 0x994 #define GC_USB_DTXFSTS4_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS4_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS4_INEPTXFSPCAVAIL_SIZE 0x10 @@ -13509,6 +13647,11 @@ #define GC_USB_DIEPTSIZ5_MC_SIZE 0x2 #define GC_USB_DIEPTSIZ5_MC_DEFAULT 0x0 #define GC_USB_DIEPTSIZ5_MC_OFFSET 0x9b0 +#define GC_USB_DIEPDMA5_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA5_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA5_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA5_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA5_DMAADDR_OFFSET 0x9b4 #define GC_USB_DTXFSTS5_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS5_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS5_INEPTXFSPCAVAIL_SIZE 0x10 @@ -13669,6 +13812,11 @@ #define GC_USB_DIEPTSIZ6_MC_SIZE 0x2 #define GC_USB_DIEPTSIZ6_MC_DEFAULT 0x0 #define GC_USB_DIEPTSIZ6_MC_OFFSET 0x9d0 +#define GC_USB_DIEPDMA6_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA6_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA6_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA6_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA6_DMAADDR_OFFSET 0x9d4 #define GC_USB_DTXFSTS6_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS6_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS6_INEPTXFSPCAVAIL_SIZE 0x10 @@ -13829,6 +13977,11 @@ #define GC_USB_DIEPTSIZ7_MC_SIZE 0x2 #define GC_USB_DIEPTSIZ7_MC_DEFAULT 0x0 #define GC_USB_DIEPTSIZ7_MC_OFFSET 0x9f0 +#define GC_USB_DIEPDMA7_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA7_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA7_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA7_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA7_DMAADDR_OFFSET 0x9f4 #define GC_USB_DTXFSTS7_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS7_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS7_INEPTXFSPCAVAIL_SIZE 0x10 @@ -13989,6 +14142,11 @@ #define GC_USB_DIEPTSIZ8_MC_SIZE 0x2 #define GC_USB_DIEPTSIZ8_MC_DEFAULT 0x0 #define GC_USB_DIEPTSIZ8_MC_OFFSET 0xa10 +#define GC_USB_DIEPDMA8_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA8_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA8_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA8_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA8_DMAADDR_OFFSET 0xa14 #define GC_USB_DTXFSTS8_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS8_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS8_INEPTXFSPCAVAIL_SIZE 0x10 @@ -14149,6 +14307,11 @@ #define GC_USB_DIEPTSIZ9_MC_SIZE 0x2 #define GC_USB_DIEPTSIZ9_MC_DEFAULT 0x0 #define GC_USB_DIEPTSIZ9_MC_OFFSET 0xa30 +#define GC_USB_DIEPDMA9_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA9_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA9_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA9_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA9_DMAADDR_OFFSET 0xa34 #define GC_USB_DTXFSTS9_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS9_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS9_INEPTXFSPCAVAIL_SIZE 0x10 @@ -14309,6 +14472,11 @@ #define GC_USB_DIEPTSIZ10_MC_SIZE 0x2 #define GC_USB_DIEPTSIZ10_MC_DEFAULT 0x0 #define GC_USB_DIEPTSIZ10_MC_OFFSET 0xa50 +#define GC_USB_DIEPDMA10_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA10_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA10_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA10_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA10_DMAADDR_OFFSET 0xa54 #define GC_USB_DTXFSTS10_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS10_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS10_INEPTXFSPCAVAIL_SIZE 0x10 @@ -14469,6 +14637,11 @@ #define GC_USB_DIEPTSIZ11_MC_SIZE 0x2 #define GC_USB_DIEPTSIZ11_MC_DEFAULT 0x0 #define GC_USB_DIEPTSIZ11_MC_OFFSET 0xa70 +#define GC_USB_DIEPDMA11_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA11_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA11_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA11_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA11_DMAADDR_OFFSET 0xa74 #define GC_USB_DTXFSTS11_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS11_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS11_INEPTXFSPCAVAIL_SIZE 0x10 @@ -14629,6 +14802,11 @@ #define GC_USB_DIEPTSIZ12_MC_SIZE 0x2 #define GC_USB_DIEPTSIZ12_MC_DEFAULT 0x0 #define GC_USB_DIEPTSIZ12_MC_OFFSET 0xa90 +#define GC_USB_DIEPDMA12_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA12_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA12_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA12_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA12_DMAADDR_OFFSET 0xa94 #define GC_USB_DTXFSTS12_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS12_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS12_INEPTXFSPCAVAIL_SIZE 0x10 @@ -14789,6 +14967,11 @@ #define GC_USB_DIEPTSIZ13_MC_SIZE 0x2 #define GC_USB_DIEPTSIZ13_MC_DEFAULT 0x0 #define GC_USB_DIEPTSIZ13_MC_OFFSET 0xab0 +#define GC_USB_DIEPDMA13_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA13_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA13_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA13_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA13_DMAADDR_OFFSET 0xab4 #define GC_USB_DTXFSTS13_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS13_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS13_INEPTXFSPCAVAIL_SIZE 0x10 @@ -14949,6 +15132,11 @@ #define GC_USB_DIEPTSIZ14_MC_SIZE 0x2 #define GC_USB_DIEPTSIZ14_MC_DEFAULT 0x0 #define GC_USB_DIEPTSIZ14_MC_OFFSET 0xad0 +#define GC_USB_DIEPDMA14_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA14_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA14_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA14_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA14_DMAADDR_OFFSET 0xad4 #define GC_USB_DTXFSTS14_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS14_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS14_INEPTXFSPCAVAIL_SIZE 0x10 @@ -15109,6 +15297,11 @@ #define GC_USB_DIEPTSIZ15_MC_SIZE 0x2 #define GC_USB_DIEPTSIZ15_MC_DEFAULT 0x0 #define GC_USB_DIEPTSIZ15_MC_OFFSET 0xaf0 +#define GC_USB_DIEPDMA15_DMAADDR_LSB 0x0 +#define GC_USB_DIEPDMA15_DMAADDR_MASK 0xffffffff +#define GC_USB_DIEPDMA15_DMAADDR_SIZE 0x20 +#define GC_USB_DIEPDMA15_DMAADDR_DEFAULT 0x0 +#define GC_USB_DIEPDMA15_DMAADDR_OFFSET 0xaf4 #define GC_USB_DTXFSTS15_INEPTXFSPCAVAIL_LSB 0x0 #define GC_USB_DTXFSTS15_INEPTXFSPCAVAIL_MASK 0xffff #define GC_USB_DTXFSTS15_INEPTXFSPCAVAIL_SIZE 0x10 @@ -15254,6 +15447,11 @@ #define GC_USB_DOEPTSIZ0_SUPCNT_SIZE 0x2 #define GC_USB_DOEPTSIZ0_SUPCNT_DEFAULT 0x0 #define GC_USB_DOEPTSIZ0_SUPCNT_OFFSET 0xb10 +#define GC_USB_DOEPDMA0_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA0_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA0_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA0_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA0_DMAADDR_OFFSET 0xb14 #define GC_USB_DOEPDMAB0_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB0_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB0_DMABUFFERADDR_SIZE 0x20 @@ -15409,6 +15607,11 @@ #define GC_USB_DOEPTSIZ1_RXDPID_SIZE 0x2 #define GC_USB_DOEPTSIZ1_RXDPID_DEFAULT 0x0 #define GC_USB_DOEPTSIZ1_RXDPID_OFFSET 0xb30 +#define GC_USB_DOEPDMA1_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA1_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA1_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA1_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA1_DMAADDR_OFFSET 0xb34 #define GC_USB_DOEPDMAB1_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB1_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB1_DMABUFFERADDR_SIZE 0x20 @@ -15564,6 +15767,11 @@ #define GC_USB_DOEPTSIZ2_RXDPID_SIZE 0x2 #define GC_USB_DOEPTSIZ2_RXDPID_DEFAULT 0x0 #define GC_USB_DOEPTSIZ2_RXDPID_OFFSET 0xb50 +#define GC_USB_DOEPDMA2_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA2_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA2_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA2_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA2_DMAADDR_OFFSET 0xb54 #define GC_USB_DOEPDMAB2_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB2_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB2_DMABUFFERADDR_SIZE 0x20 @@ -15719,6 +15927,11 @@ #define GC_USB_DOEPTSIZ3_RXDPID_SIZE 0x2 #define GC_USB_DOEPTSIZ3_RXDPID_DEFAULT 0x0 #define GC_USB_DOEPTSIZ3_RXDPID_OFFSET 0xb70 +#define GC_USB_DOEPDMA3_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA3_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA3_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA3_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA3_DMAADDR_OFFSET 0xb74 #define GC_USB_DOEPDMAB3_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB3_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB3_DMABUFFERADDR_SIZE 0x20 @@ -15874,6 +16087,11 @@ #define GC_USB_DOEPTSIZ4_RXDPID_SIZE 0x2 #define GC_USB_DOEPTSIZ4_RXDPID_DEFAULT 0x0 #define GC_USB_DOEPTSIZ4_RXDPID_OFFSET 0xb90 +#define GC_USB_DOEPDMA4_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA4_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA4_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA4_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA4_DMAADDR_OFFSET 0xb94 #define GC_USB_DOEPDMAB4_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB4_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB4_DMABUFFERADDR_SIZE 0x20 @@ -16029,6 +16247,11 @@ #define GC_USB_DOEPTSIZ5_RXDPID_SIZE 0x2 #define GC_USB_DOEPTSIZ5_RXDPID_DEFAULT 0x0 #define GC_USB_DOEPTSIZ5_RXDPID_OFFSET 0xbb0 +#define GC_USB_DOEPDMA5_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA5_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA5_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA5_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA5_DMAADDR_OFFSET 0xbb4 #define GC_USB_DOEPDMAB5_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB5_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB5_DMABUFFERADDR_SIZE 0x20 @@ -16184,6 +16407,11 @@ #define GC_USB_DOEPTSIZ6_RXDPID_SIZE 0x2 #define GC_USB_DOEPTSIZ6_RXDPID_DEFAULT 0x0 #define GC_USB_DOEPTSIZ6_RXDPID_OFFSET 0xbd0 +#define GC_USB_DOEPDMA6_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA6_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA6_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA6_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA6_DMAADDR_OFFSET 0xbd4 #define GC_USB_DOEPDMAB6_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB6_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB6_DMABUFFERADDR_SIZE 0x20 @@ -16339,6 +16567,11 @@ #define GC_USB_DOEPTSIZ7_RXDPID_SIZE 0x2 #define GC_USB_DOEPTSIZ7_RXDPID_DEFAULT 0x0 #define GC_USB_DOEPTSIZ7_RXDPID_OFFSET 0xbf0 +#define GC_USB_DOEPDMA7_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA7_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA7_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA7_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA7_DMAADDR_OFFSET 0xbf4 #define GC_USB_DOEPDMAB7_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB7_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB7_DMABUFFERADDR_SIZE 0x20 @@ -16494,6 +16727,11 @@ #define GC_USB_DOEPTSIZ8_RXDPID_SIZE 0x2 #define GC_USB_DOEPTSIZ8_RXDPID_DEFAULT 0x0 #define GC_USB_DOEPTSIZ8_RXDPID_OFFSET 0xc10 +#define GC_USB_DOEPDMA8_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA8_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA8_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA8_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA8_DMAADDR_OFFSET 0xc14 #define GC_USB_DOEPDMAB8_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB8_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB8_DMABUFFERADDR_SIZE 0x20 @@ -16649,6 +16887,11 @@ #define GC_USB_DOEPTSIZ9_RXDPID_SIZE 0x2 #define GC_USB_DOEPTSIZ9_RXDPID_DEFAULT 0x0 #define GC_USB_DOEPTSIZ9_RXDPID_OFFSET 0xc30 +#define GC_USB_DOEPDMA9_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA9_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA9_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA9_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA9_DMAADDR_OFFSET 0xc34 #define GC_USB_DOEPDMAB9_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB9_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB9_DMABUFFERADDR_SIZE 0x20 @@ -16804,6 +17047,11 @@ #define GC_USB_DOEPTSIZ10_RXDPID_SIZE 0x2 #define GC_USB_DOEPTSIZ10_RXDPID_DEFAULT 0x0 #define GC_USB_DOEPTSIZ10_RXDPID_OFFSET 0xc50 +#define GC_USB_DOEPDMA10_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA10_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA10_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA10_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA10_DMAADDR_OFFSET 0xc54 #define GC_USB_DOEPDMAB10_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB10_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB10_DMABUFFERADDR_SIZE 0x20 @@ -16959,6 +17207,11 @@ #define GC_USB_DOEPTSIZ11_RXDPID_SIZE 0x2 #define GC_USB_DOEPTSIZ11_RXDPID_DEFAULT 0x0 #define GC_USB_DOEPTSIZ11_RXDPID_OFFSET 0xc70 +#define GC_USB_DOEPDMA11_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA11_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA11_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA11_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA11_DMAADDR_OFFSET 0xc74 #define GC_USB_DOEPDMAB11_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB11_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB11_DMABUFFERADDR_SIZE 0x20 @@ -17114,6 +17367,11 @@ #define GC_USB_DOEPTSIZ12_RXDPID_SIZE 0x2 #define GC_USB_DOEPTSIZ12_RXDPID_DEFAULT 0x0 #define GC_USB_DOEPTSIZ12_RXDPID_OFFSET 0xc90 +#define GC_USB_DOEPDMA12_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA12_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA12_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA12_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA12_DMAADDR_OFFSET 0xc94 #define GC_USB_DOEPDMAB12_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB12_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB12_DMABUFFERADDR_SIZE 0x20 @@ -17269,6 +17527,11 @@ #define GC_USB_DOEPTSIZ13_RXDPID_SIZE 0x2 #define GC_USB_DOEPTSIZ13_RXDPID_DEFAULT 0x0 #define GC_USB_DOEPTSIZ13_RXDPID_OFFSET 0xcb0 +#define GC_USB_DOEPDMA13_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA13_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA13_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA13_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA13_DMAADDR_OFFSET 0xcb4 #define GC_USB_DOEPDMAB13_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB13_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB13_DMABUFFERADDR_SIZE 0x20 @@ -17424,6 +17687,11 @@ #define GC_USB_DOEPTSIZ14_RXDPID_SIZE 0x2 #define GC_USB_DOEPTSIZ14_RXDPID_DEFAULT 0x0 #define GC_USB_DOEPTSIZ14_RXDPID_OFFSET 0xcd0 +#define GC_USB_DOEPDMA14_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA14_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA14_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA14_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA14_DMAADDR_OFFSET 0xcd4 #define GC_USB_DOEPDMAB14_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB14_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB14_DMABUFFERADDR_SIZE 0x20 @@ -17579,6 +17847,11 @@ #define GC_USB_DOEPTSIZ15_RXDPID_SIZE 0x2 #define GC_USB_DOEPTSIZ15_RXDPID_DEFAULT 0x0 #define GC_USB_DOEPTSIZ15_RXDPID_OFFSET 0xcf0 +#define GC_USB_DOEPDMA15_DMAADDR_LSB 0x0 +#define GC_USB_DOEPDMA15_DMAADDR_MASK 0xffffffff +#define GC_USB_DOEPDMA15_DMAADDR_SIZE 0x20 +#define GC_USB_DOEPDMA15_DMAADDR_DEFAULT 0x0 +#define GC_USB_DOEPDMA15_DMAADDR_OFFSET 0xcf4 #define GC_USB_DOEPDMAB15_DMABUFFERADDR_LSB 0x0 #define GC_USB_DOEPDMAB15_DMABUFFERADDR_MASK 0xffffffff #define GC_USB_DOEPDMAB15_DMABUFFERADDR_SIZE 0x20 @@ -17876,6 +18149,22 @@ #define GC_M3_SYST_CALIB_NOREF_OFFSET 0xe01c #define GC_SPI_DATA_SIZE 0x100 #define GC_SPS_DATA_SIZE 0x800 +#define GC_USB_DFIFO_PP0_SIZE 0x1000 +#define GC_USB_DFIFO_PP1_SIZE 0x1000 +#define GC_USB_DFIFO_PP2_SIZE 0x1000 +#define GC_USB_DFIFO_PP3_SIZE 0x1000 +#define GC_USB_DFIFO_PP4_SIZE 0x1000 +#define GC_USB_DFIFO_PP5_SIZE 0x1000 +#define GC_USB_DFIFO_PP6_SIZE 0x1000 +#define GC_USB_DFIFO_PP7_SIZE 0x1000 +#define GC_USB_DFIFO_PP8_SIZE 0x1000 +#define GC_USB_DFIFO_PP9_SIZE 0x1000 +#define GC_USB_DFIFO_PP10_SIZE 0x1000 +#define GC_USB_DFIFO_PP11_SIZE 0x1000 +#define GC_USB_DFIFO_PP12_SIZE 0x1000 +#define GC_USB_DFIFO_PP13_SIZE 0x1000 +#define GC_USB_DFIFO_PP14_SIZE 0x1000 +#define GC_USB_DFIFO_PP15_SIZE 0x1000 #define GC_USB_DFIFO_SIZE 0x1000 #ifdef GC__ENABLE_FLASH_DFT_DEFINITIONS__ #define GC_FLASH_DFT_REGS_ADDR_WIDTH 4